X微处理器FPU异常处理设计与FPU验证

发布时间：2020-06-13 09:25

【摘要】： X微处理器是一款高性能CISC微处理器,其浮点部件(FPU)具有非常强大的数值计算和处理能力,支持IEEE754-85标准中定义的数据类型,基本运算功能,舍入方式和精度控制方式;浮点异常检测和处理是保证浮点部件正常工作的主要部件之一,是设计和验证中的重点和难点;浮点部件的整体验证工作是X微处理器设计中不可缺少的一个阶段。 本论文在深入研究X微处理器的体系结构特点、浮点处理的特点和IEEE754-85标准的相关规定的基础上,对X微处理器FPU的结构、控制通路、数据通路、和运算部件进行了设计。尤其是在深入研究浮点异常产生机制和浮点流水线特点的前提下,实现了浮点异常检测电路,其中包括提高流水线吞吐量的安全指令识别电路、栈出错检测电路、运算前检测电路、运算后检测电路4个部分。在FPU的设计完成之后,对其功能进行了全方面的验证,包含模块级验证,系统功能级验证,结构级验证等,从而保证了浮点部件在设计和电路实现上的正确性。整个验证过程实现了对数据通路的全覆盖,同时对控制通路也有很高的覆盖率,模拟结果表明该FPU的设计满足要求。 本文研究的成果直接应用于X微处理器中,并流片成功,工程意义重大,同时在设计和验证方法上为更高性能的微处理器设计积累了经验。
【图文】：

国防科学技术大学研究生院工程硕士学位论文第二章X微处理器的F尸U部件X微处理器浮点部件(FPU)提供了高速浮点处理功能，支持IEEE754一85标准中定义的实数，整数和压缩BCD码等数据类型，以及浮点处理算法和异常处理结构。FPU大大提高了在处理科学，工程和商业应用中的浮点运算处理的能力。其结构特点主要包括:LOAD、ADD、MUL采用新算法并固化，浮点执行部件流水化，流水线分9段，其中PF，F，DI，DZ，EX在A，，B流水中完成，XI，X2，WB，ER在FPU中完成。有专用的ADD，MIJL和DW部件，有8个80位寄存器堆栈，80位数据总线等。2.IX微处理器简介X微处理器的整体结构如图2一1所示

2.3.1FPU数据通路FPU数据通路是FPU体系结构设计的重点体现，从流水线EX段数据的水线Xl，XZ段数据寄存器写入、进入功能部件运算，到流水线WB段，到流水线ER段错误报告等各阶段各个部件的运行都是数据通路设计所的。X微处理器FPU数据通路图如图2.4所示。
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2006
【分类号】：TP332

【共引文献】

相关期刊论文 前10条

1 王恒娜;访问局部性原理在Cache系统优化及设计中的应用[J];安徽师范大学学报(自然科学版);2004年04期

2 宋静,姚晟;计算机性能评价与测试的主观误区研究[J];安庆师范学院学报(自然科学版);2005年01期

3 汤伟;黄永灿;;单芯片多处理器中Cache一致性的分析[J];安阳师范学院学报;2009年02期

4 包得海;火克华;;“Cache-主存”和“主存-辅存”存储层次的对比分析[J];电脑学习;2010年06期

5 莫乾坤 ,徐元欣 ,程方;基于RISC技术的8位微控制器设计[J];单片机与嵌入式系统应用;2004年05期

6 解勇,张炯,金惠华;FPGA实现的非干涉测试的数据采集系统[J];单片机与嵌入式系统应用;2005年04期

7 贺宁;;多处理器系统缓存一致性的分析[J];电子工程师;2007年02期

8 周敏;付慧生;李雪峰;;基于流水线的RISC微处理器设计[J];大众科技;2006年05期

9 刘明贵;张艺凡;张艺夕;;基于嵌入式微处理器EP9315的二次开发技术[J];电子技术应用;2006年03期

10 刘研;;CPU寄存器集的实现方法与重叠寄存器窗口技术[J];电子技术应用;2007年12期

相关会议论文 前2条

1 陈经野;吴巨红;张开圣;陈曾平;张银福;;一种共享存储式SOPC并行系统的设计与实现[A];全国第一届信号处理学术会议暨中国高科技产业化研究会信号处理分会筹备工作委员会第三次工作会议专刊[C];2007年

2 冯国柱;陈吉华;宋芳芳;张子杰;;高速多端口寄存器文件的可测性设计[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）[C];2011年

相关博士学位论文 前10条

1 何义;流体系结构指令管理及系统虚拟化仿真技术研究[D];国防科学技术大学;2010年

2 伍湘君;GRAPES高分辨率气象数值预报模式并行计算关键技术研究[D];国防科学技术大学;2011年

3 郭御风;面向多核微处理器芯片的高效能I/O体系结构及其实现技术[D];国防科学技术大学;2010年

4 宋辉;量子计算机体系结构及模拟技术的研究与实现[D];中国人民解放军国防科学技术大学;2003年

5 车永刚;科学计算程序性能分析与优化关键技术研究[D];国防科学技术大学;2004年

6 姜晶菲;可重构密码处理结构的研究与设计[D];国防科学技术大学;2004年

7 沈立;动态VLIW体系结构关键技术研究与实现[D];国防科学技术大学;2003年

8 侯方勇;存储系统数据机密性与完整性保护的关键技术研究[D];国防科学技术大学;2005年

9 倪晓强;通用并行向量密码处理器研究[D];国防科学技术大学;2005年

10 蒋春芳;信息作战环境下信息系统安全体系结构若干问题研究[D];华中科技大学;2005年

相关硕士学位论文 前10条

1 韩振江;基于PowerPC片上高速缓存的设计[D];西安电子科技大学;2011年

2 康颖;支持异构并行多处理器的SRAM控制接口模块的设计研究[D];西安电子科技大学;2011年

3 王重阳;单、双、扩展精度自适应浮点乘、除和开方运算单元的实现[D];华北电力大学（北京）;2011年

4 高金华;基于多核的任务调度研究与实现[D];中南大学;2010年

5 缪露鹏;PCI Express端点IP核设计[D];电子科技大学;2011年

6 程子傲;流媒体分类播放技术研究与设计[D];辽宁大学;2011年

7 郭金良;基于构件技术的开放式雷达仿真系统研究[D];国防科学技术大学;2010年

8 李鑫;面向事务处理应用的多核共享存储体系结构性能评价[D];国防科学技术大学;2010年

9 贾有方;面向全定制宏模块的时序建模技术研究与实现[D];国防科学技术大学;2010年

10 孙志刚;基于AMBA总线的通用存控设计与实现[D];国防科学技术大学;2011年

本文编号：2710968