InP纳米晶浮栅型存储器制备与仿真研究

发布时间：2020-06-19 16:02

【摘要】：随着半导体工艺节点的推进与器件特征尺寸的减小,传统浮栅存储器面临着器件漏电增大、电荷泄露严重和可靠性下降等问题。采用分立式电荷存储结构的纳米晶作为电荷存储层,纳米晶浮栅型存储器具有低工作电压、高擦写速度以及与CMOS工艺兼容等特点,得到了广泛的研究。本论文将结合理论仿真与实验制备两方面对InP纳米晶浮栅存储器进行研究。理论方面,根据纳米晶浮栅型存储器的电荷输运与隧穿机制,结合电子直接隧穿电流与阈值电压偏移的关系,建立了单层纳米晶浮栅存储器的保持特性模型。首先分别模拟了以Si、Ge和InP三种材料作为纳米晶存储层的器件保持特性曲线,仿真验证实验所采用的InP纳米晶的性能优势。并对InP纳米晶的密度与覆盖率、隧穿层材料与厚度等影响保持特性的因素进行了模拟。结果表明,相比传统纳米晶材料Si和Ge,InP由于其较窄的禁带宽度与更大的势垒高度,可以有效改善器件的电荷保持特性,并且更高的纳米晶覆盖率可以有效改善器件的保持特性。但是由于尺寸与密度的相互限制,实验制备中,需要重点折中调控InP纳米晶尺寸大小与分布密度。同时隧穿层厚度与材料对保持特性有明显影响,应采用高k材料并控制隧穿层厚度防止过薄。实验方面:(1)制备了以InP作为存储介质的Al/HfO_2/InP NCs/ZrO_2/Si结构的存储电容。研究了1.5min、2min和2.5min的淀积后退火时长对2nm、3nm和4nm厚度InP薄膜纳米晶生长情况的影响。结合电学特性与微观特征进行分析发现,对2nm InP存储层进行1.5min或2min的淀积后退火,对3nm InP进行1.5min退火,都可以形成尺寸合适密度大的纳米晶,在±8V的编程/擦除电压下,分别获得了4.5V、4.7V和4.9V的存储窗口,电荷流失比例为18.2%、22.4%和20.2%。(2)采用2nm ZnO/3nm ZrO_2双势垒隧穿层,采用2nm厚度InP薄膜进行2min淀积后退火形成InP纳米晶,制备了Al/HfO_2/InP NCs/ZnO/ZrO_2/Si结构的存储电容。实验表明,采用双势垒隧穿层结构的InP纳米晶存储电容,电荷存储性能优良,在±8V的编程/擦除电压下,获得了4.85V的存储窗口,双隧穿层结构提高了电荷注入效率与速度,±8V 100ns的编程/擦除操作即可产生3.3V的存储窗口。2nm ZnO的引入可以改善ZrO_2厚度从5nm减至3nm带来的电荷流失加剧问题,10年后电荷流失比例由3nm ZrO_2隧穿层样品的41.8%降低至29.7%。
【学位授予单位】：华中科技大学
【学位级别】：硕士
【学位授予年份】：2019
【分类号】：TP333
【图文】：

存储器,集成电路制造工艺,存储技术,代表性

储器的发展与现状着半导体集成电路技术与信息产业的快速发展，特别是当今 4G、5G 时对大规模数据的获取与存储等核心技术受到了广泛的关注。大数据、云技术纷纷兴起，使得信息存储需求有了爆炸式的增长。这主要是因为大基于已存储的现有海量数据进行分析与概率性的统计。至于云计算与云主要的数据都存储在云端服务器中，不仅巨大的存储容量需求对数据存的要求；而且，其云端的数据传输（上传与下载）也依赖于数据存储器力，需要更快的数据存储速度。如何使存储器拥有更大容量和更快的速代电子信息产业发展的重点要点。从 2016 年 7 月至 2017 年 3 月，全球续增长。其中 NAND Flash 存储器价格涨幅达 27%[1]，这也说明存储器集成电路产业中的占比逐渐增加的趋势。发展读写性能优秀、功耗低、非易失性存储器得到了市场、产业界与研究者的重点关注。

浮栅,存储器,闪存,擦除

华中科技大学硕士学位论的紫外线或 X 射线照射来完成。PROM (Electrically Erasable Programmable Read Only Memory)储器。可实现多次编程/擦除操作。EEPROM 采用浮栅隧道过控制栅施加电压脉冲完成编程/擦除操作。sh Memory，闪存。闪存采用了与 EPROM 类似的叠栅存储电单易失性存储器的优点，结构简单，集成度高，功耗低。如今闪存储器领域的主力军，倍受关注。存储器简介

【相似文献】