PCIE2.0远距离传输的研究与实现

发布时间：2020-06-20 04:25

【摘要】：随着计算机技术的飞速发展,原有的I/O互连技术已经远远无法满足目前和未来高性能计算机系统的性能需求。I/O互连技术及体系结构正在发生重大变革,相继涌现了PCI Express、RapidIO、HyperTransport、InfiniBand等一系列新兴高性能I/O互连技术。其中PCI Express普遍被认为是下一代I/O总线的标准,至今最新的PCI Express 2.0版本5Gbps的速率是目前速率最快的串行接口总线之一,而随之而来的就是日益严重的信号完整性问题。 本文对基于PCI Express2.0的高速数字电路的信号完整性问题进行分析和解决,主要研究成果包括以下几个方面: 在对PCI Express协议及体系结构进行全面深入研究的基础上,注重研究PCI Express的电气特性和LVDS收发器的组成和设计。 研究高速串行传输中的SI问题,介绍高速串行差分信号,对差分过孔进行了建模分析,对通孔、反钻技术以及地孔对SI的影响进行了讨论。搭建背板传输系统架构,建立全链路模型,讨论高速串行链路中的信号均衡问题。 在背板互连系统中对PCIE2.0总线高速串行信号进行中继,以此来增强高速信号远距离传输的信号完整性,并通过对多板系统进行仿真分析,通过对仿真眼图的观察,证明系统加入中继芯片,保证了高速信号的有效传输,是解决背板传输信号完整性问题的一种有效途径。
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2011
【分类号】：TP336
【图文】：

国防科学技术大学研究生院工程硕士学位论文差分过孔的情况，图(a)为不加回流地过孔的情况，图(b)为在两侧各加一个回流地过孔情况，图(c)为在差分过孔旁边加 4 个回流地过孔情况，其中选择差分线从表层到第 16 层换层，差分过孔的中心距为 0.762mm，回流地过孔到信号孔的中心距为 1.27mm，差分过孔半径 0.177mm，焊盘半径 0.254mm，反焊盘半径 0.381mm，地过孔焊盘半径 0.2667mm，其它与信号孔一致。

（a） （b） (c)图 3.6 差分过孔设计的三种情况如图 3.7 为以上三种情况下插损 S21 和回损 S11 的仿真结果，在 2.5GHz 频点时，插入损耗由没加回流地过孔的-2.2691dB，减小到两个地过孔时的-0.3221 dB和四个地过孔时的-0.1747 dB，回波损耗由没加回流地过孔的-14.0546dB，减小到两个地过孔时的-25.4236 dB 和四个地过孔时的-30.1369 dB。加入的地过孔数目越多改善损耗和反射的效果越好，但由于现在的高速系统都是高密度设计，第三种情况占了更大的面积，在大多数时候都难以实现，而加入两个回流地过孔的情况对反射和衰减的抑制也较好，同时权衡了信号质量和面积的综合因素，因此本设计采取使用两个回流地过孔的差分过孔。

【引证文献】

相关硕士学位论文 前2条

1 辛东金;PCI Express串行互连技术研究与实现[D];西安电子科技大学;2013年

2 郝园园;USB接口的信号完整性设计与分析[D];内蒙古大学;2013年

本文编号：2721863