高效能嵌入式处理器IP核

发布时间：2020-06-28 10:40

【摘要】：为了提升嵌入式处理器的性能,本文基于浙大数芯实验室的32位嵌入式处理器RISC32E,分析其性能和频率瓶颈,提出流水线深化的Gemini结构框架,并在Gemini处理器上进行存储系统的改进,采用数据预取机制提升了Gemini处理器的访存性能。同时,针对嵌入式处理器的低功耗需求,采用处理器的功耗模型进行了Gemini的功耗评估方法的探索。本文首先以单发射处理器的访存操作为导向划分Gemini的流水线。实验结果表明,Gemini处理器在TSMC130nm标准单元工艺下,worst case主频为360MHz, typical case主频为500MHz, EEMBC的评分在ConsumerMark为0.11/MHz,相比RISC32E处理器的0.084/MHz提高了31.9%;TeleMark为0.02/MHz,相比RISC32E的0.0119/MHz提高了66.6%。 Gemini处理器中采用硬件数据预取的方式来提高处理器的访存性能。采用一种基于流缓冲的可变步长的最小差值预取,通过记录每次发生Cache缺失地址,计算最小差值并当最小差值匹配时进行数据的预取,将预取数据取入数据Cache中。Dhrystone的评测结果表明Gemini处理器中的硬件数据预取机制可提升性能2.1%。EEMBC的评分在ConsumerMark评测下通过硬件数据预取性能有3.3%的提升,在TeleMark的评测下性能有3.7%的提升。本文最后对比分析不同层次的处理器功耗模型,如在系统级的功耗模型,在RTL门级的功耗模型,在晶体管电路级的功耗模型等。并基于RTL级的功耗模型对Gemini处理器进行了功耗评估。
【学位授予单位】：浙江大学
【学位级别】：硕士
【学位授予年份】：2011
【分类号】：TP332
【图文】：

流水线,流水,译码

ITLB:Ins汀uet一 on11B PCUPIPellneeon汀 01unlr图2一 2Rlse32E六级流水线 IF(InstruetionFetch)流水级:租SC32E使用指令虚地址索引指令Caehe，指令物理地址通过访问指令TLB得到。为加快指令执行，指令TLB和指令cache的访问是同时进行的。同时，IF级需要进行指令cache标志和TLB的比较，实现四路组关联Cache的路选择，读入新的指令到流水线IF/ID界面寄存器中。 ID(InstruetionDecode)流水级:该级对寄存在IF/ID界面寄存器中的指令进行译码，给出指令译码信号，根据译码结果访问寄存器文件。控制转移类指令在ID级解析转移地址。另外从完成时间角度来说，数据旁路单元(BPu)也在ID级完成数据旁路。EX(Execution)流水级:所有指令的运算操作在Ex级完成。如运算类指令计算结果

框图,处理器,系统结构,框图

浙泪_大学石页士学位论文Gemini处理器的微结构处理器核Gemini的系统结构框架如图2一4所示[l7J。图2一4中虚线表示处理器核，包括流水线、32K字节的指令Cache、 16K字节的数据Caehe、以及 32x32的通用寄存器文件等。微结构采用9级流水线的设计，包括存储管理系统(Memory ManagementUnit，MMU)和协处理器(co一proeessor)，采用AMBA作为片上总线。 AdvaneedHighperformanceBus(AHB)系统总线上的主设备包括处理器核和usB主设备接口，从设备包括sDRAM控制器和sRAM控制器， AdvancedperipheralBus(APB)总线上设备包括sPI、125、uA盯、Tsmer和xZe接口等。处理器核包括EJ认G调试接口，通过EJTAG接口和宿主机(Host)相连

【参考文献】