DDR存储控制器的设计与应用

发布时间：2020-06-29 14:42

【摘要】： 存储器是目前数字系统中的关键部件之一,DDR SDRAM(Double Data RateSDRAM,双倍数据率同步动态随机存储器)以其大容量、高速率和良好的兼容性在许多领域得到了相当广泛的应用。本文对DDR SDRAM及其控制器的结构、接口和时序进行了深入研究与分析,得出一些DDR SDRAM控制器的关键技术特性,然后基于Altera公司的FPGA,利用IP核设计实现了DDR存储控制器,并用模拟软件对其功能进行了模拟。 TOE(TCP Offload Engine,即TCP卸载引擎,由硬件实现部分或全部TCP处理)网卡是具有TCP加速功能的网卡,在分析TOE加速处理芯片结构的基础上,通过DDR控制器的应用将DDR存储器变成网卡上的高速数据缓冲区,并通过高效的接口仲裁器设计,解决了TOE网卡上TCP预处理、TCP后处理和IP处理三个子模块按照一种公平的调度策略访问DDR存储器的问题。本文重点讨论了仲裁器的设计过程和实现方法,并且分别对DDR控制器和仲裁器进行了性能分析,得出了几个影响其性能的重要参数和一些有价值的结论。 本文最后还对DDR存储器应用所涉及到的工程化问题进行研究,深入分析了PCB设计中DDR SDRAM的电气特性及存储控制器和DIMM(Dual In-line MemoryModule,双列直插式存储器模块)条的布局布线问题,另外也进行了相关功耗的计算和信号时序容限的计算。
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2006
【分类号】：TP333
【图文】：

图1.1存储器的市场份额走向可以看出，DDR存储器目前应用的最为广泛，如个人电脑、网络服务器、工作站等等，特别是在高速大容量的存储领域扮演着相当重要的角色。1.2DDRSDRAMDDR存储器的核心建立在SDRAM的基础上，但在速度和容量上有了提高。首先，它使用了更多、更先进的同步电路，使用了差分时钟输入。其次，DDR使用了Delay一LockedLo叩(DLL，延时锁定回路)和数据选通滤波信号(Datastrobsignal)，当数据有效时，存储控制器可使用这个数据选通滤波信号来精确定位数据，每8位数据对应输出一次数据选通滤波信号，并且同步来自不同的双存储器模块的数据。DDR存储器本质上不需要提高时钟频率就能加倍提高SDRAM的速度，它许在时钟脉冲的上升沿和下降沿读出数据，因而其速度是标准SDRAM的两倍。至于地址与控制信号则与传统SDRAM相同，仍在时钟上升沿进行传输。DDR存

.SV猛DIMMIDIMM4秘一秘地0.一0.接工个十一个|土一.图5.2存储器参考电压的实现外的信号都使用SSTLn双端接方式，如图5.3所示。在RS二ohm时，DDR存储器工作得最好，工作频率可以达到最高。「一一一一一一爪二厂一一一一一一一一一一一L，U八______.‘，n:、月尸r_。_一~谈公D姗抽

【引证文献】

相关期刊论文 前2条

1 鲁顺;黄凯;;DDR SDRAM控制器中全数字延时锁定环的设计实现[J];电脑知识与技术;2008年35期

2 朱炜;刘新宁;;DDR SDRAM控制器的设计与实现[J];电子器件;2009年03期

相关硕士学位论文 前8条

1 蔡蕊;网络处理器中DDR SDRAM控制器的设计与实现[D];西安电子科技大学;2011年

2 康颖;支持异构并行多处理器的SRAM控制接口模块的设计研究[D];西安电子科技大学;2011年

3 黄善勇;超宽带雷达数字侦收中高速数据存储与传输实现方法研究[D];电子科技大学;2011年

4 蔡大伟;PXI示波器DDR SDRAM控制器的设计[D];哈尔滨工业大学;2011年

5 裴健;多通道数据采集存储与通道校正[D];南京理工大学;2010年

6 黄寅;高速数据存储系统的设计与应用[D];华中科技大学;2009年

7 赵乐;基于FPGA的高速实时数据采集存储系统的设计[D];武汉理工大学;2012年

8 容涛涛;适用于DDR SDRAM的控制器设计[D];西安电子科技大学;2012年

本文编号：2733994