基于层间冷却的三维多核微处理器热量控制关键技术研究

发布时间：2020-07-01 03:19

【摘要】：微处理器发展早期,频率逐年成倍提高,带来功耗和温度的不断增加,其采用的空气散热技术已经接近其热通量极限。导致在2004年之后的微处理器频率不再有较大提高的趋势,而微处理器架构也从单核逐步向多核发展,通过提高并行性来提高性能。但随着核数的增加,由于线延迟带来的“存储墙”和“带宽墙”也变得更加严峻。随着三维集成电路技术的出现,微处理器迎来了新的性能提升途径。但三维集成电路面临的一个重要挑战就是散热问题,现在仅有少量功耗较低的商用芯片能实现3D集成,如存储芯片。而高性能芯片在集成过程中造成的热量聚集是传统空气散热技术不能解决的。微通道层间冷却技术被认为是可以解决三维集成电路热问题的一个有效方案,其可以提供较传统散热技术更高的散热系数。本文以优化基于层间冷却的三维堆叠微处理器的热量控制能力为主要内容,以降低热紧急事件和微处理器内部热量分布差异为主要优化目标,具体的热优化相关指标包括最高温度、平均温度和热梯度等。本文在分析并建立基于层间冷却的三维多核微处理器热量模型基础上,分别从任务分配和布局规划两个方面展开微处理器热优化机制的相关研究、实验和结果分析。本文的主要工作和创新点如下:1.研究基于层间冷却的三维多核微处理器热量模型,在现有传统集成技术的微处理器热量评估模型的基础上,构建了一种基于层间冷却的三维多核微处理器热量模型TM-3DICool。分别从固体热量模型和液体热量模型出发,精确地分析包括层间冷却系统在内的微处理器的热量产生和传播特性,为本文后续的微处理器热量管理优化设计提供支持。2.研究基于层间冷却的三维多核微处理器热优化任务分配技术,以模拟退火优化方法为核心,提出了一种基于层间冷却的三维多核微处理器热优化任务分配技术TASA-3DICool。定义了“99%”功耗来表征微处理器正常工作与极端工作状态的差别,使得该优化任务分配技术兼顾微处理器中各任务正常运行与极端运行状态,优化后得到的分配方案在两种运行状态的最高温度和最大温度梯度都具有更好的平衡。3.研究基于层间冷却的三维多核微处理器热优化布局规划技术,以粒子群优化方法为核心,提出了一种基于层间冷却的三维多核微处理器热优化布局规划技术FPPSO-3DICool。热优化布局规划降低热量聚集的这一目标,与粒子群优化方法中各粒子趋冷避热的特性正好契合从而获得热优化布局规划结果,降低微处理器内部最高温度和最大温度梯度。通过与常用的布局规划机制获得方案的实验结果对比,说明本文提出的热优化布局规划技术FPPSO-3DICool具有较强的温度控制与热量均衡能力,特别是在处理核心数量较多,而布局空间受限情况下的表现最佳。
【学位授予单位】：国防科学技术大学
【学位级别】：博士
【学位授予年份】：2016
【分类号】：TP332
【图文】：

图 1.1 Intel 产品 C4004 与 Xeon Phi 的封装和内核视图流水线技术（Pipeline）将指令执行过程细分，进而由不同功能部件完成，可以大幅提高微处理器内部不同功能部件的利用率，并容许微处理器的时钟频率提升，从而提高微处理器的处理能力。标准意义的流水线技术最早应用到 Intel 的80486 处理器中，其流水线级数为 5 级，时钟频率为 100MHz[4]。随后，流水线级数和时钟频率都不断攀升，在 Intel 推出的 Pentium IV 系列中，一款名为 Prescott的微结构的流水级数达到了峰值的 31 级，时钟频率达到 3.8GHz[5]。但越来越高的流水线级数，在带来时钟频率和性能提升的同时，分支预测失败带来的代价也会增大，其功能部件的实际利用率反而会下降，而过高的时钟频率带来的高功耗、高热量等问题也会更加严重。因此，随后的微处理器流水线级数一般都在 16 级左右，时钟频率也不再提升[6]。多核心技术（Multi-Core）在一个芯片内集成两个或以上的处理核心，可以并行处理多个任务程序，从而使微处理器处理能力能够成倍提高。2001 年，IBM 推出的 Power 4 处理器作为首个具有双核心的微处理器[7]。随后，多核微处理器所集成的处理核心数量越来越多。2015 年，由江南计算技术研究所推出的 SW26010 处理器就集成了 4 个主处理核心和 256 个从处理核心[8]。在微处理器时钟频率提升受

国防科学技术大学研究生院博士学位论文之间通信交互，从而大大降低了全局连线的长度，进理器性能的制约。在全芯片电路总面积 A 不变的情况可由 2 A减小到 2A/n，其中 n 为三维集成堆叠层数[电路中互连线长度的降低不仅可以带来微处理器执行低互连线寄生电阻和电容，进而降低整体电路的功耗处理器的另一大促进在于各芯片层具有一定独立性，了新的可能。各芯片层可以分别制造并进行测试，最层集成到一起，从而避免一次性制造全芯片所面临的路制造的良品率。同样，不同尺寸、工艺或材料的芯集成到一起，组成具有多种功能的所谓超级芯片（Su微机电系统芯片（Micro-ElectroMechanical System，M芯片、光电模块芯片和自旋电子模块芯片等[17]。

【相似文献】

相关期刊论文 前10条

1 杜秀云;唐祯安;;三维集成电路工作热载荷工况的有限元仿真[J];系统仿真学报;2012年02期

2 林万孝;21世纪新型三维集成电路[J];机械与电子;1995年06期

3 Yoichi AKasaka ,黄定礼;三维集成电路的发展趋势[J];微电子学;1988年05期

4 徐秋霞,马俊如;SOI技术与三维集成电路[J];真空科学与技术;1988年02期

5 杨玉勤;;日本的微电子技术[J];现代兵器;1988年07期

6 李波 ,李文石 ,周江;三维集成电路的性能计算[J];中国集成电路;2005年02期

7 于淑华;李凌霞;邵晶波;;三维集成电路测试方法[J];现代计算机(专业版);2015年32期

8 张宁;;晶圆级三维集成电路关键技术和研究进展[J];集成电路应用;2017年05期

9 李青;孙光;;三维集成电路技术及其应用前景[J];高技术通讯;1991年07期

10 胡风;朱恒亮;曾璇;;基于模拟退火的三维集成电路水冷散热网络优化算法[J];复旦学报(自然科学版);2017年04期

相关会议论文 前4条

1 闵球;卓成;周诗韵;李永胜;李尔平;;三维集成电路基于电类比的电热耦合分析方法[A];2018年全国微波毫米波会议论文集(下册)[C];2018年

2 周康;赵振宇;蒋剑锋;朱文峰;邓全;;用于3D SRAM结构设计的模拟工具[A];第十八届计算机工程与工艺年会暨第四届微处理器技术论坛论文集[C];2014年

3 林志艺;唐遇星;窦强;;三维高性能微处理器热分析技术研究[A];第十七届计算机工程与工艺年会暨第三届微处理器技术论坛论文集（上册）[C];2013年

4 倪如山;林成鲁;;离子注入形成SOI材料的XTEM分析[A];第六次全国电子显微学会议论文摘要集[C];1990年

相关重要报纸文章 前2条

1 ;EVG：推出全新光刻系统和测试设备[N];中国电子报;2009年

2 姜念云 本报记者 滕继濮;谁将改变我们的生活？[N];科技日报;2015年

相关博士学位论文 前10条

1 郭维;基于层间冷却的三维多核微处理器热量控制关键技术研究[D];国防科学技术大学;2016年

2 尹湘坤;基于硅通孔的高速三维集成电路关键设计技术研究[D];西安电子科技大学;2017年

3 刘升;三维集成电路互连的建模及电热相关特性研究[D];南京理工大学;2017年

4 苏晋荣;三维集成电路中硅通孔电模型与传输特性研究[D];山西大学;2017年

5 钱利波;基于硅通孔技术的三维集成电路设计与分析[D];西安电子科技大学;2013年

6 赵文生;三维集成电路中新型互连结构的建模方法与特性研究[D];浙江大学;2013年

7 杜秀云;三维集成电路热问题的不确定性分析方法研究[D];大连理工大学;2014年

8 杨德操;三维系统级封装内垂直互连的高频电磁特性研究与设计[D];浙江大学;2015年

9 高文超;基于非线性规划的三维集成电路布局算法研究[D];中国矿业大学（北京）;2013年

10 神克乐;基于硅通孔连接的三维集成电路测试方法研究[D];清华大学;2015年

相关硕士学位论文 前10条

1 李进;三维芯片中硅通孔容错技术与存储器堆叠方法研究[D];合肥工业大学;2017年

2 张浪;三维集成电路热可靠性建模与优化技术研究[D];电子科技大学;2017年

3 付婧妍;基于3D集成电路TSV集束结构的热优化研究[D];北京工业大学;2017年

4 刘蓓;三维集成电路测试时间的优化方法研究[D];合肥工业大学;2011年

5 何映婷;基于电—热—力耦合的TSV热力响应研究[D];西安电子科技大学;2017年

6 杨国兵;基于面积扩张与散热硅通孔的三维集成电路热量优化研究[D];合肥工业大学;2014年

7 熊波;三维集成电路中新型TSV电容提取方法研究[D];西安电子科技大学;2014年

8 郑杰;三维集成电路中硅通孔的建模与仿真研究[D];杭州电子科技大学;2017年

9 周秋;三维集成系统中的互连建模及其传输特性研究[D];华北电力大学(北京);2017年

10 王世康;新型硅通孔寄生参数提取与等效电路建立[D];西安电子科技大学;2017年

本文编号：2736221