基于可重构平台的软硬件代码划分技术研究

发布时间：2020-07-02 22:13

【摘要】：可重构编译作为一种解决软件代码移植、简化可重构应用设计的有效技术手段,已成为可重构计算系统不可缺少的组成部分,具有重要的研究价值。可重构编译系统的一个重要研究内容就是有效给出程序的软硬件代码划分,通过分析软硬件部件的结构特点和执行特征,将程序中的代码片断映射到可重构平台中合适的处理部件上,从而提高程序在可重构平台上的整体执行性能。一种好的软硬件代码划分方法既要充分考虑程序代码自身的特点又要结合可重构硬件的结构特征,并且能够对执行性能做出精确的评估。然而由于程序代码尤其是嵌套循环转换后硬件电路性能差别较大,很难估算出程序代码在硬件上执行可能达到的性能,因此确定一个好的软硬件代码划分比较困难。本文以程序代码中的嵌套循环部分作为分析研究重点,结合FPGA深度流水并行的特点,按照硬件电路流水线设计方法优化了循环体流水线设计,并且针对影响可重构硬件电路性能提升的关键因素优化了嵌套循环硬件电路设计,在此基础上提出了可重构硬件电路性能评估模型以有效指导软硬件代码划分。本文研究的主要内容和贡献包括: 1、结合FPGA深度流水并行的特点,提出了综合考虑流水线最高时钟频率、各流水段时钟延时差异以及流水线启动时间间隔的流水线优化划分方法,实验证明该方法可以在提高电路时钟频率的基础上减少流水线启动间隔时间; 2、结合循环分块和循环展开硬件电路优化设计方法,提出了受硬件资源约束的设计空间搜索方法,实验证明该方法能够提高数据重用率,减少外部存储器的访问,并且实现多路流水并行执行,有效缩短硬件执行时间; 3、将改进模拟退火算法应用于硬件设计空间搜索的求解,实验表明该算法能够在较短的时间内搜索出近似最优的电路设计方案; 4、分析了影响可重构硬件执行性能的主要因素,在此基础上设计了一种参数化的硬件执行性能评估模型。实验表明该模型能够准确评估程序代码在可重构硬件上的执行性能,有效指导代码软硬件划分。
【学位授予单位】：解放军信息工程大学
【学位级别】：硕士
【学位授予年份】：2010
【分类号】：TP332
【图文】：

并行执行,并行设计,硬件系统,流水并行

器电路可确保数据从模块至器件其他部分无缝、平滑的传送和处理，防数据带宽的数据瓶颈。2 FPGA 设计原则根据 FGPA 的结构特征，为了有效地利用 FPGA 硬件资源，实现代码的过程中一般遵循如下原则：（1）操作并行设计原则硬件系统比传统的软件系统速度快，其中一个重要原因就是硬件系统各立的，能够并行执行。硬件设计过程中可以采用时间并行[38]和空间并行[地提升硬件的执行效率。时间并行也称为流水并行，如图 5(a)所示，将间相互错开，以流水方式重叠地使用同一套硬件设备的各个部分，从而而获得速度提升。空间并行是通过对操作过程进行逻辑复制，如图 5(b)过程在空间上并行执行，由于增加同一时间执行的运算操作，从而减少间。这两种并行设计方法都能提升设计的硬件电路速度，但是需要使用

合并原则,流水线

能保证执行过程正确。间间隔计算如下：max(1,1,11122 nnIIIdIdId 环携带后向依赖 i 所跨越的流水线级数，即针对同作比后一次操作所多经过的流水线级数；id 表示循4）表明循环迭代启动时间间隔与依赖距离向量和量不变时，具有依赖的操作之间跨越的流水线级数当 0AAI d时，循环电路可以按全流水方式执行式可以减少流水线级数，因此可以通过对具有循环合并来减少流水线启动时间间隔。如图 13（a）所量，此循环的循环携带后向依赖向量值为 2。合并4）可得II 为 2，即每两个时钟周期才能启动一次循流水阶段，如图 13（b）所示，其中II 由 2 减为 1

【引证文献】