星载存储器吞吐率瓶颈与高速并行缓存机制
发布时间：2020-07-05 02:56
【摘要】：为解决目前星载存储器无法有效支持多路高速数据并行存储的问题,针对载荷数据高速输入需求,对基于NAND Flash的固态存储器的吞吐率瓶颈进行分析,根据固态存储器的固有写操作特性对有效吞吐率的影响,提出了四级流水线操作和总线并行扩展方案;针对多通道数据并行存储、流水线加载连续性等需求,对使用现场可编程门阵列FPGA(Field-Programmable Gate Array)内部双端口随机存取存储器RAM(Random access memory)、外置静态随机存取存储器SRAM(Static Random Acess Memory)等已有缓存方案的不足进行分析,完成了基于同步动态随机存储器SDRAM(Synchronous Dynamic Random Access Memory)的方案可行性分析与新型存储单元架构设计,最终提出了基于SDRAM的高速多通道缓存与存储协同调度方案.模型仿真与原型功能验证结果表明,方案在极限工况下可将4路高速文件数据连续并行接收缓存至SDRAM中,并可根据各分区缓存状态将文件数据按优先级自主动态写入Flash中,期间缓存无溢出,并最终进入常规动态平衡调度状态,实现了对多路高速载荷数据的并行接收缓存和自主调度存储,且存储器的数据吞吐率可达1.2Gbps,能够满足未来星载存储器对多路高速载荷数据存储的需求.
【图文】：
过编程完成数据写入，写操作流程见图1．根据写操作时序要求，完成一页数据写操作需要的时间为:tone_page_write=tLOAD+tPＲOG+tCHECK，(2)tLOAD=tcommand+taddress+tADL+tdata．(3)时序参数见表1，其中:T为时钟周期，None_page为页容量，tWHＲ为读取编程结果等待时间．.234!"#%&&’())*+,-,./01-$"#526-7538.23"-9:5!""#$$;,<=>"#%&’()*+,%&’(-./012123456%&78’9/0:;<=>?@)*<=?@=A%&&A$BC*5@D%&&A$BCBE*+,-,A;=,)#/078图1NANDFlash写操作流程Fig．1ProcedureofNANDFlashwritingoperation表1Flash写操作时序参数表Tab．1TimingparameterofFlashwritingoperation参数说明时间tcommand命令加载时间3*Ttaddress地址加载时间5*TtADL地址到数据加载间隔≥100nstdata数据加载时间None_page*TtPＲOG编程等待时间200us～700ustCHECK编程结果检查时间≥tWHＲ+TtWHＲ读编程结果等待时间≥60ns设Flash有效写操作效率为ηone_die_write，实际工作时最大支持写速率为Hone_die_theory_max，则ηone_die_write=TWC*None_pagetone_page_write，(4)Hone_die_work_max=Hone_die_thy_max*ηone_die_write．(5)由式(2)～(5)可得Flash在实际工作中的最高有效写操作效率为38．97%，最高写速率为99．76Mbps，无法满足多路高速载荷数据的存储需求．1．2提高吞吐率关键技术1．2．1流水线操作在Flash写操作流程中，芯片编程占用大量时间，大大降低了Flash的写入效率，采用流水线操作方式可解决芯片内部编程过程中的长时间等待问题．流水线写Flash操作原理见图2．每次?
!"#!""#$%&""#$’!"#!""#$%&""#$’!"#!""#$%&""#$’!"#!""#$%&""#$’!"#!""#$%&""#$’!"#!""#$%&""#$’$%$%$%$%$%$%$%$%(!)*+,&-&’"&’(&’!&’)图2四级流水线加载Flash原理Fig．2Four-levelpipelineloadoperationofNANDFlash1．2．2总线并行扩展为进一步提高存储吞吐率，扩展存储容量，在空间横向轴上采用I/O总线并行扩展技术．综合考虑FPGA管脚资源和存储器性能需求，设计8倍I/O总线并行扩展方案，并行扩展结构见图3．将8片Flash叠装模块控制总线、状态总线互连，而I/O总线扩展为64位，64位总线不同数据位段分别对应8片并行扩展的Flash的8位总线，将Flash中8片并行的页扩展成1簇进行读写操作．由于物理空间扩展与芯片操作时序无关，因此8倍总线扩展后系统速率将提高为原来的8倍，此时存储器单板理论可支持最高2Gbps数据输入，提高了存储系统对高速载荷数据的吞吐能力．图38倍FLASHI/O并行扩展结构图Fig．38timesparallelI/ObusexpansionofNANDFlash2高速缓存与存储任务调度四级流水线的操作特点要求Flash在启动写操作时，将加载所需的四簇数据准备完成，以确保四级流水加载连续性，同时为保证每次流水操作均是针对同一载荷，需设计并行缓存机制解决多路载荷数据各自分区缓存问题．传统方案使用FPGA内部双端口ＲAM作为缓存以降低控制复杂度，但对于多路载荷高速并行输入，有限的ＲAM资源难以满足缓存容量需求．外置缓存芯片SＲAM虽然有了一定容量提升，但仍然有限，并且在64位数据总线下SＲAM接口速率最高为2Gbps，数据吞吐复用I/O端口时平均读写速率只有1Gbps，限制了Flash最高写速率使用．宇航级SDＲAM(SynchronousDynamicＲandomAccessMemory，同步动态随机存储器)芯片最高工作频率达13
本文编号：2741980
【图文】：
过编程完成数据写入，写操作流程见图1．根据写操作时序要求，完成一页数据写操作需要的时间为:tone_page_write=tLOAD+tPＲOG+tCHECK，(2)tLOAD=tcommand+taddress+tADL+tdata．(3)时序参数见表1，其中:T为时钟周期，None_page为页容量，tWHＲ为读取编程结果等待时间．.234!"#%&&’())*+,-,./01-$"#526-7538.23"-9:5!""#$$;,<=>"#%&’()*+,%&’(-./012123456%&78’9/0:;<=>?@)*<=?@=A%&&A$BC*5@D%&&A$BCBE*+,-,A;=,)#/078图1NANDFlash写操作流程Fig．1ProcedureofNANDFlashwritingoperation表1Flash写操作时序参数表Tab．1TimingparameterofFlashwritingoperation参数说明时间tcommand命令加载时间3*Ttaddress地址加载时间5*TtADL地址到数据加载间隔≥100nstdata数据加载时间None_page*TtPＲOG编程等待时间200us～700ustCHECK编程结果检查时间≥tWHＲ+TtWHＲ读编程结果等待时间≥60ns设Flash有效写操作效率为ηone_die_write，实际工作时最大支持写速率为Hone_die_theory_max，则ηone_die_write=TWC*None_pagetone_page_write，(4)Hone_die_work_max=Hone_die_thy_max*ηone_die_write．(5)由式(2)～(5)可得Flash在实际工作中的最高有效写操作效率为38．97%，最高写速率为99．76Mbps，无法满足多路高速载荷数据的存储需求．1．2提高吞吐率关键技术1．2．1流水线操作在Flash写操作流程中，芯片编程占用大量时间，大大降低了Flash的写入效率，采用流水线操作方式可解决芯片内部编程过程中的长时间等待问题．流水线写Flash操作原理见图2．每次?
!"#!""#$%&""#$’!"#!""#$%&""#$’!"#!""#$%&""#$’!"#!""#$%&""#$’!"#!""#$%&""#$’!"#!""#$%&""#$’$%$%$%$%$%$%$%$%(!)*+,&-&’"&’(&’!&’)图2四级流水线加载Flash原理Fig．2Four-levelpipelineloadoperationofNANDFlash1．2．2总线并行扩展为进一步提高存储吞吐率，扩展存储容量，在空间横向轴上采用I/O总线并行扩展技术．综合考虑FPGA管脚资源和存储器性能需求，设计8倍I/O总线并行扩展方案，并行扩展结构见图3．将8片Flash叠装模块控制总线、状态总线互连，而I/O总线扩展为64位，64位总线不同数据位段分别对应8片并行扩展的Flash的8位总线，将Flash中8片并行的页扩展成1簇进行读写操作．由于物理空间扩展与芯片操作时序无关，因此8倍总线扩展后系统速率将提高为原来的8倍，此时存储器单板理论可支持最高2Gbps数据输入，提高了存储系统对高速载荷数据的吞吐能力．图38倍FLASHI/O并行扩展结构图Fig．38timesparallelI/ObusexpansionofNANDFlash2高速缓存与存储任务调度四级流水线的操作特点要求Flash在启动写操作时，将加载所需的四簇数据准备完成，以确保四级流水加载连续性，同时为保证每次流水操作均是针对同一载荷，需设计并行缓存机制解决多路载荷数据各自分区缓存问题．传统方案使用FPGA内部双端口ＲAM作为缓存以降低控制复杂度，但对于多路载荷高速并行输入，有限的ＲAM资源难以满足缓存容量需求．外置缓存芯片SＲAM虽然有了一定容量提升，但仍然有限，并且在64位数据总线下SＲAM接口速率最高为2Gbps，数据吞吐复用I/O端口时平均读写速率只有1Gbps，限制了Flash最高写速率使用．宇航级SDＲAM(SynchronousDynamicＲandomAccessMemory，同步动态随机存储器)芯片最高工作频率达13
本文编号：2741980
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2741980.html
