嵌入式可重构计算系统及其任务调度机制的研究

发布时间：2020-07-11 03:27

【摘要】：随着复杂应用对计算系统性能的要求不断提高，采用单一微处理器已不能满足海量数据处理的需要，迫切需要一种高速可靠的计算系统。目前，研究高性能计算的一个重要课题是可重构计算，将微处理器和可重构硬件嵌入到一个系统中，结合微处理器的灵活性与ASIC(Application Specific Integrated Circuit)的高效性能，达到软件的灵活与硬件的优化。可重构计算系统的核心是可重构硬件单元，可以通过配置成不同的硬件逻辑来实现多种功能和应用。国外在可重构计算技术方面已进行了大量的研究，并且有些研究成果已经在实际应用领域取得了成功。其研究采用的可重构硬件有两种：用于可重构系统的特殊FPGA(Field Programmable Gate Array)和专门开发用于可重构计算研究的芯片。然而，目前国内不具备这方面的条件，对可重构计算技术还处于一个学习阶段。在这种前提下，本文设计和实现了一种嵌入式可重构并行计算系统，并对可重构计算的相关理论进行了研究。本文首先介绍了可重构计算的特点、发展和应用，按单元粒度、耦合程度、配置容量和重构方式对可重构计算分别进行讨论，并研究了可重构计算的关键技术：模型结构、编译技术、快速重构、芯片集成和任务调度。折衷考虑可行性和系统性能后，利用RISC微控制器作为主控制器，多块通用FPGA芯片构成可重构处理单元阵列，提出一种嵌入式可重构计算系统的体系结构。通过对系统结构和软、硬件组成的详细介绍和讨论，以及仿真和样机的实际运行，系统基本达到设计需求，在此平台上可以进行可重构计算技术方面的研究。可重构计算系统中，多个可重构处理单元构成一个多机并行系统，任务调度策略是决定系统性能的关键。本文对实时并行系统的多任务调度理论进行了深入的讨论，分析了表调度算法、任务复制调度算法、任务集群调度算法和随机搜索调度算法的优缺点和适用范围，在可重构计算系统的多任务调度中引入有向无环图DAG
【学位授予单位】：中国科学院研究生院（上海微系统与信息技术研究所）
【学位级别】：博士
【学位授予年份】：2006
【分类号】：TP338.6
【图文】：

灵活性,可重构计算系统,微处理器,可重构计算

第二章可重构计算技术两部分组成。该系统的硬件和软件尽管抽象层次不高但均技术尚不完善，故Estrin研制的系统只是其理论设计的了以后可重构计算系统的核心基础12刀。将微处理器与ASCI的优点结合在一起，既有通用处理器效的硬件电路，以达到软件的灵活及硬件的优化。无论，还是相互之间的连线，都可以被反复重新编程。可重构微处理器处理效率低和Ascl器件编程不灵活的缺点128]，活性对比如图2.2所示:

静态重构

Reeonfiguration)，也称为编译时重构(Compile一me砒eonn脚ation)[42]。静态重构中，芯片内一般只能存储一个配置文件，新的配置必然会覆盖掉已有的配置，如图.24所示:图.24静态重构一般的FPGA芯片即属于静态重构方式，在系统上电时对芯片配置，系统运行过程中不能再改变配置逻辑。如果重构过程可以与程序执行同时进行，那么这种重构称为动态重构(DnyamciReconfiguartoin)。动态重构中，一般芯片内可以存储多个配置文件，进行新的配置中国科学院上海微系统与信息技术研究所博士学位论文

动态重构

嵌入式可重构计算系统及其任务调度机制的研究不会覆盖已有的配置，而且配置之间的切换可以在单个时钟周期内完成，实现真正的动态重构，如图.25所示:图.25动态重构动态重构采用的方式有多配置文件和配置缓存[43]，两者的基本思想是一样的，都是将配置文件存储在片上或片外的缓存中，这样可以减小配置改变的时间开销。还有一种重构方式称为部分重构(PartiallyReconfiguartnin)，这种硬件支持只对部分硬件逻辑进行重构，即可以只重新配置硬件逻辑的一部分，而另一部分可以继续正常工作，如图.26所示:图.26部分重构动态重构和部分重构必须芯片支持，即需要开发特殊的可动态重构和部分重构的芯片，片上集成可重构硬件逻辑和配置文件存储器，以及控制配置的逻辑电路。目前只有一些国外的大学和公司的研究机构在进行这方面的研究和实践

【相似文献】