高效高速CMOS锁相环关键技术研究

发布时间：2020-07-11 06:46

【摘要】：随着时代的发展,人们对微处理器性能的需求变得越来越高,微处理器的设计水平也随之进入了高速发展的时代,在工艺和制造技术的不断提升过程中,工艺尺寸变得越来越小,微处理器的性能也随着设计技术和工艺水平的提高,处理速度越来越快,功耗却越来越低,锁相环电路(Phase Locked Loops,PLL)可以对外部输入的低速低频时钟进行频率合成,为微处理器提供高速时钟。电荷泵锁相环(CPPLL)具有高速、低功耗、低抖动等优点,因此在实际应用中有非常重要的地位。大规模集成电路技术在当今时代已经具有非常成熟的技术,CMOS工艺具有低成本、低功耗、高集成度、抗干扰能力强等诸多优点,在目前的电路设计中应用十分广泛,同时CMOS工艺在当今设计制造中也变得越来越无法替代,成为具有前景发展的工艺制造技术之一。因此,设计一款高效高速CMOS锁相环就具有了非常实际的应用价值。本文在第一章介绍了锁相环的发展历程及背景,随后分析阐述了锁相环的结构构成及基本的工作原理。其次介绍了在电路设计过程中会遇到的对电路性能造成影响的效应及解决方案。然后以线性时不变模型为基础,推导出锁相环各模块噪声源传递到输出端的函数,并以此为依据,从设计的角度对噪声进行优化。在进行了系统的理论分析后,对锁相环五个基本模块进行了深入的分析研究,对于,PFD电路,采取增加延时来减小鉴相死区;电荷泵电路采用了差分式的结构,从而提高电荷泵的电流充放电匹配度;本文设计的锁相环采用压控振荡器为电容电感式VCO,这种结构的VCO拥有更好的噪声性。本文从最基本的锁相环工作原理着手分析,通过理论与实际设计的相结合,优化电路中不良因素,设计了一款高效高速锁相环,主要分析如何降低寄生电容产生的影响以及如何降低声噪优化电路等方面进行系统的讨论与研究。整个锁相环最终满足具体应用所设定的指标参数。在SMIC0.18μm的工艺基础上,本文设计给出了一款LC电荷泵锁相环电路。芯片电源电压1.8V,输入参考频率10MHz,频率锁定范围为5.1GHz到5.4GHz;在芯片工作频率范围内,环路锁定时间不大于60μs。
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TP332;TN432
【图文】：

锁相环,环路,电路结构,锁相环电路

入信号和输出信号在频率上也保持一个恒定关系，当输出信号和外部参考信号的相差为零或一个固定数值时，此时该锁相环电路为锁定状态。由于锁相环电路结构相简单，性能应用广泛，因此，在很多领域得到认可及应用。作为现代数字通信系统最常用的模块之一，锁相环电路多用于调频和解调调幅信号，同时还能用于过滤噪声识别微弱信号等。2.2 锁相环电路的基本工作原理归根结底，锁相环电路相当于一个闭环的负反馈系统，其主要功能就是将相位频率都不同的初始输入输出信号最终达到同步状态。比较系统的反馈信号和输入信的相位差，通过对压控振荡器输出的调整，使得最终输出的反馈信号和输入信号拥相同的相位和频率，或者其频率相同，相位差为固定不变值。鉴相器（PD）、环路波器（LF）和压控振荡器（VCO）三个基本模块可组成一个基本的锁相环电路。相环中加入分频器时可形成频率合成器，实现倍频的功能。图 2.1 所示为一个锁相环路电路结构：

结构图,锁相环电路,传输函数,闭合回路

图 2.2 锁相环电路中的模块用其传输函数所得到的闭合回路通过图中，可以得到系统的开环传递函数为式（2-1）：'0( ) (s)( )( )d vco LFopenes K K HH ss sN (2-通过计算，可以进而得到系统的闭环传递函数如下，式（2-2）：' '0 0'0( ) ( ) ( )(s)( )( ) ( ) ( ) 1 ( ) (s)opend vco LFclosedr e open d vco LFs s H sK K HH ss s s NH s sN K K H (2-上一小节中，提到滤波器会直接影响到锁相环电路的动态性能，因此，主要对无源滤波器进行分析，图 2.3 为二阶无源滤波器的结构图：

结构图,无源滤波器,二阶,结构图

电路中的模块用其传输函数所得到的开环传递函数为式（2-1）：'0( ) (s)( )( )d vco LFpenes K K H ss sN 系统的闭环传递函数如下，式'0'0( ) ( )( ) ( ) 1 ( ) opene open s H ss s NH s sN 会直接影响到锁相环电路的动2.3 为二阶无源滤波器的结构图

【相似文献】