X处理器中高性能存储部件全定制设计与实现

发布时间：2020-07-11 16:44

【摘要】： X处理器是一款面向流应用的64位高性能微处理器。它包含多个存储部件,如LRF、CCRF和SRF等等。本课题针对这些存储部件全定制设计与实现展开研究,结合多种技术在0.13um工艺下实现了一款32字65位1读1写寄存器文件、一款2048字64位单端口SRAM。最差情况下模拟结果表明:寄存器文件的读写操作时间小于650ps,SRAM的读写操作时间不超过1.4ns。 译码器是存储部件关键路径的重要组成部分,提高译码速度能有效提高寄存器文件和SRAM的读写速度。本文把P型动态电路与静态译码器结合,不仅解决了静态译码器的写重叠问题,而且提高了译码速度。此外,由于译码器关键路径的特殊性,使用一种称为“门偏斜”的关键路径优化方法。SRAM的译码使用这两种技术,取得了很好的效果。 良好的版图布局能够有效降低电路的面积、功耗和延时。欧拉路径法是解决互补CMOS电路版图布局的一种方法,然而对于不存在欧拉路径的互补CMOS电路和非互补CMOS电路则无能为力。本文在基本欧拉路径方法的基础上,提出一种拓展的欧拉路径方法,使之能够应用于所有互补CMOS电路和动态电路的版图布局。在寄存器文件和SRAM版图设计中使用上述方法,有效提高了版图实现所需时间。
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2008
【分类号】：TP333
【图文】：

圣3.3模拟试验与试验结果为了验证偏斜逻辑门技术所能够得到的性能提升，我们做如下实验。实验所用电路图和版图如图3.11所示。这里我们使用反相器链代替译码器关键路径上的逻辑门。事实上，大容量存储部件的译码需要这样的反相器链，以加强驱动能力。该电路中反相器的尺寸均相同，关键路径由6个反相器串连而成，每一级反相器驱动4个与之相同尺寸的反相器，即F04结构。第一级反相器的输入端标记为IN，最后一级反相器的输出标记为OUT，这两个是我们关注的结点。第一步:构建电路图和版图;从 CHARTER0.13标准单元库中选取最小尺寸反相器版图

第三章中反相器链的模拟结果可以证明。为了给译码器电路产生精准的脉冲信号，在设计过程中，我通过精细调整晶体管的沟道长度最终得到了非常精准的脉冲电路。表4.2给出了部分反相器的尺寸，图4.7是脉冲的波形图。俨|;樱|，罐娜:l

本文编号：2750662