视频信号处理芯片中高速数据存储系统的设计与实现

发布时间：2020-07-12 10:11

【摘要】： 随着数字电视和移动多媒体终端的不断涌现,视频信号处理芯片正以市场为向导,朝着更高性能方向发展。存储器是视频信号处理芯片中的关键部分之一。DDR SDRAM因其大容量、高速率和良好的兼容性在视频信号处理芯片中可实现高速数据的存储。本论文属于天津市科技发展计划项目“视频信号处理芯片的研发”中的一部分,主要研究了视频信号处理芯片中数据存储子系统的设计,提出了一种可复用DDR SDRAM控制器解决方案,包括可复用层次结构设计、数据通路同步时序控制问题的解决、对设计的功能检验方案的确定及仿真测试。 本文首先分析了DDR SDRAM控制器在视频信号处理芯片中的重要性。在第二章对DDR SDRAM器件本身与设计相关的特性进行了重点阐述。在对DDR SDRAM器件特性介绍的基础上,第三章中提出了实际的设计方案,并在文中着重讨论了DDR控制器设计中数据通路的时序同步控制问题。 文章在第四章中提出了系统化的仿真、验证方案,并根据方案对设计进行了功能仿真和综合验证。设计功能在FPGA验证平台上得到正确实现。 本文第一次提出了基于可复用技术的分层逻辑设计概念,在理论和实际上实现了以DDR SDRAM控制器为核心的高速数据存储系统。针对DDR器件的时序同步问题,本文从数据通路设计中寻找突破点。在对数据通路进行控制设计时,从具体的时序同步性要求入手,重点研究利用FPGA自带的DCM和延时单元进行时序控制的方法。将对应研究结果应用到实际设计中,收到了理想的结果。
【学位授予单位】：贵州大学
【学位级别】：硕士
【学位授予年份】：2009
【分类号】：TP333
【图文】：

图2一4:DDRsDRAM读数据控制时序而DDRsDRAM，如图2一4181所示，在时钟cLK的上升沿与下降沿进行数据的读取传递。并且为了实现双沿触发，在控制时序中增加了D端，DQs的作用将在下节内容展开论述。从对两种存储器读数据时序的比来看，使用DDRSDRAM不需要提高时钟的频率就能加倍提高SDR的速度，但时序控制相对复杂。具体地说，DDRSDRAM与SDRAM存储器相比，具有如下特点[6](l)高频双数据速率:DDR数据接口在时钟的上升沿和下降沿时都传送一次数据，数据率变为SDRAM的2倍。(2)双向数据选通信号DQs:由发送方驱动，接收方作为锁存数据选通信号。读操作期间由DDR存储器芯片生成，写操作期间由DDR存控制器生成，DQS对于读数据为边沿对齐，对于写数据为中央对齐。此号为源同步传输的源同步时钟信号，并且是双向信号。

一介黝那外曝黔黔翻嚼黝协森纂瓤》霸飘界》....一.…

本文编号：2751797