嵌入式可信计算机系统容错机制的设计

发布时间：2020-07-13 19:34

【摘要】： 随着嵌入式技术的飞速发展,嵌入式计算机渐渐渗透到人们生活的方方面面,其中某些关键性的应用对计算机的可靠性要求越来越高,传统的计算机系统已无法满足这样的要求。嵌入式可信计算机系统就是一种解决可靠性要求的一种计算机系统。嵌入式可信计算机系统是指具有高安全性、高可用性、高可靠性、高可维修性和高健壮性等特征的嵌入式计算机系统。本文以嵌入式可信计算机容错机制的设计为目的,对影响计算机系统可靠性的原因、故障分类、容错技术、可靠性评价技术进行了介绍和分析,在此基础上完成了嵌入式可信计算机系统容错机制的设计。通过对嵌入式可信计算机可靠性的需求分析,本文给出了以三模冗余+单模热备份为核心的混合冗余结构,然后详细分析了本系统容错机制中所应用的关键技术,包括TMR技术、热备份技术、两级表决技术、电源冗余技术、热插拔技术和主机板管理技术,并且根据可靠性评价技术,对本系统容错方案进行了可靠性分析,论证了系统所选容错机制的有效作用。最后本文给出了系统主板机的设计和实现,将各个冗余模块集成在一起,形成一个完整的嵌入式可信计算机硬件系统。具体内容包括主机板硬件结构设计,主机板FPGA逻辑编程等。
【学位授予单位】：哈尔滨工业大学
【学位级别】：硕士
【学位授予年份】：2008
【分类号】：TP368.1;TP302.8
【图文】：

结构框图,结构框图

图 4-2 Cygnal C8051F040 结构框图Fig.4-2 Cygnal C8051F040 Block Diagram4.3.2 FPGA 的选择FPGA 是英文 Field Programmable Gate Array 的缩写，即现场可编程门阵列，它是在 PAL、GAL、EPLD 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA 采用了逻辑单元阵列 LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块 CLB（Configurable Logic Block）、输出输入模块 IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA 的基本特点主要有：1) 采用 FPGA 设计 ASIC 电路，用户不需要投片生产，就能得到合用的芯片；2) FPGA 可做其它全定制或半定制 ASIC 电路的中试样片；

仿真波形,看门狗电路,仿真波形,原理图

看门狗即监视定时器，它可以是一个独立的进程，也可以是一个实际的硬件外设。其原理如下：监视定时器监视系统(或进程)的运行，如果发现被监测的主机(或进程)在一定时间间隔内没有响应，则定时器溢出，复位主机或将被监视的进程置为无效。被监测的主机(或进程)需要每隔一定时间间隔访问监视定时器，完成“喂狗”操作。硬件看门狗在传统的容错计算机中很常见，在一些系统中，采用微控制器作为看门狗，另外一些系统中采用硬件定时器作为看门狗。本系统采用传统方法，在 FPGA 内部为每个单板机建立一个看门狗定时器。该看门狗作为表决重构电路以外的单板机故障检测电路，但其结果也会被送到，表决重构电路的配置部分，最为系统表决重构的依据。VCCDCLR INPUTVCCDLOAD INPUTVCCFD INPUTVCCCLK INPUTOUTPUTNRSTVCCSETDATA[7..0] INPUTNOTinst5NOTinst6NOTinst7NOTinst8up countersclrsset 0sloadssetdata[7..0]clockq[7..0]coutCOUNTERinstOUTPUTQ[7..0](a)

仿真波形,切换电路,LCD显示,仿真波形

的 LCD 数据信号，同时根据表决重构电路中表决结果，选择无故障的一路输出，明显多路显示切换电路就是一个简单的多路选择器。电路图如图 4-6 所示，其中 MUX 为数据宽度 20 的 4 选 1 多路选择器，code 为编码器，作用是将将 8 位表决结果编码为 MUX 可识别的 2 位数据。VCCSELIN[7..0] INPUTOUTPUTLCDOUT[19..0]VCCLCD1IN[19..0] INPUTVCCLCD2IN[19..0] INPUTVCCLCD3IN[19..0] INPUTVCCLCD4IN[19..0] INPUTclkselin[7..0]SELOUT[1..0]codeinst1VCCclk INPUTdata3x[19..0]data2x[19..0]data1x[19..0]data0x[19..0]clocksel[1..0]result[19..0]MUXinst(a)

【相似文献】