面向多应用的高性能光互连访存架构研究

发布时间：2020-07-15 12:50

【摘要】：随着高性能计算应用对系统性能需求的不断提升,片上处理器中所集成的计算单元快速增多,处理器访问存储系统的通信需求进一步增大。目前支持高性能计算的访存互连架构大多数都是基于电互连,而电互连在并行性、可扩展性等方面的缺陷使得访存互连架构成为阻碍系统性能提升的主要因素。片上光互连技术由于具有高并行、高能效的优势,是设计高性能访存互连架构的有效解决方式。高性能计算应用可根据应用特点可分为高串行应用和高并行应用,针对不同应用,采用适合的片上多处理系统是提高应用执行效率的必要手段。高串行应用的执行过程会产生高密度的远程存储访存与串行数据传输,同时流量特性多变对系统的普适性有更高的要求,因此采用具有高串行计算能力的同构片上多处理器更合适;高并行应用意味着计算单元与存储系统间会产生高并行数据流量,因此采用具有高并行计算能力的异构片上多处理器更合适。本文的研究重点在于针对不同片上多处理系统,设计相应的高性能光互连访存架构,为高性能计算应用的执行提供有效的硬件支撑。本文的主要研究成果如下:1.传统同构片上多处理器大多采用基于处理器中心网络的互连架构,具有本地访存带宽有限、资源协同性差、远端访存时延大等缺陷。针对此问题,本文结合计算存储一体化思想提出一种面向同构片上多处理器的光互连存储中心网络架构,采用MWMR光互连架构作为基本构建单元,将系统中的存储资源以组织为统一的存储网络。通过精确配置网络中的波长资源,实现了计算单元对存储资源的灵活利用。同时引入基于令牌的全局仲裁方案,避免计算单元间的访存竞争,提高系统的访存通信效率。仿真结果显示,在均匀流量和热点流量模式下,该架构的性能都远优于电互连存储中心网络;在本地流量模式下,该架构的饱和吞吐率接近100%。2.在异构片上多处理器中,GPU计算节点与CPU计算节点访存需求的不匹配导致存储系统存在高拥塞问题。高并行的GPU计算节点频繁占用大量的存储资源,对CPU计算节点的性能带来极大的负面影响。本文根据CPU计算节点对访存时延的需求和GPU计算节点对传输并行性的需求,提出一种基于混合读写模式的光互连访存架构,根据计算节点的访存需求采用相对应的光互连读写模式,减少不同类型的计算节点访问存储资源时的相互干扰。另外,本文按照波长资源和波导资源两种层次,对所提架构的扩展方法进行讨论,验证了所提架构的高可扩展性。仿真结果表明,所提架构在高并行流量模式下具有更好的时延吞吐性能。
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TP38
【图文】：

曲线,性能差距,处理器,时间变化

的访存瓶颈成为制约高性能计算发展的主要因素，研究如何突破访存瓶颈以满足未来高性能计算的需求成为目前亟待解决的问题。图1.1 处理器的存储器请求与 DRAM 访问时延之间性能差距的时间变化曲线[1]1.2 光互连访存架构的研究背景高性能计算系统主要由计算单元、存储系统和互连架构组成。在为支持未来高性能计算系统实现高速数据存取的同时保证较低系统能耗，在处理器核与存储系统之间的互连架构上采用新的互连技术和设计方法并进行创新性突破是非常必要的。在高性能计算中，片上多处理器规模的扩大与存储密集型应用的逐渐普及，使得处理器核对

层次结构图,层级结构,存储系统

2.1 计算机存储系统的组织结构2.1.1 存储系统的层次结构图2.1 存储系统的层级结构现代计算机系统的发展与演进在过去的几十年里取得了显著的成果，然而其硬件组成始终遵循冯诺依曼体系结构，可以分为五大部分：控制器，运算器，存储器，输入和输出[13]。存储器作为计算机系统中的关键设备，为控制器、运算器、输入和输出设备产生的程序和数据提供必要的存放场所，是计算机系统性能和成本的决定性因素之一。从计算机体系架构设计师的角度看，存储系统为计算机系统提供高并行、大容量和低能耗数据存取的同时，应尽可能地降低其应用成本。计算机系统的访存局部特性为实现存储系统性能与成本之间的平衡提供了可能，存储系统的层级结构应运而生，并且在近几十年中得到了学术界和工业界认可与广泛应用。如图 2.1 所示

示意图,示意图,存储层

混合存储立方示意图

【相似文献】