粗粒度可重构处理器的系统级功耗建模

发布时间：2020-07-16 02:48

【摘要】：粗粒度可重构架构(Coarse-Grained Reconfigurable Architecture)因其在编程灵活性和能效间的良好折中,吸引着学术界和工业界的广泛关注。本文重点研究粗粒度可重构架构设计空间探索时的功耗评估问题,为粗粒度可重构架构构建可用的系统级功耗模型。本文分别从体系结构级、电路级和工艺级对粗粒度可重构处理器的功耗建模问题进行了探索,提出了可根据体系结构、电路实现方式和工艺节点灵活拓展的系统级功耗模型,从而可以在系统设计早期即考虑功耗的影响,为粗粒度可重构架构的设计优化提供支持。论文首先根据经典静态发射与同步的粗粒度可重构架构的组成,提出将功耗来源划分为存储功耗和非存储功耗,分别建立参数化的体系结构级功耗模型。存储器电路结构规整,体系结构参数明确。对于非存储结构,内部结构未知的定制电路,采用门级电路仿真获得单次访问能耗。其次,研究如何基于上述体系结构参数对开源功耗建模工具McPAT进行修改。根据现有结构,去除McPAT中不匹配结构,增加粗粒度可重构所需的模块,并且验证新增模块功耗模型的准确性。接着,统计程序的运行行为,提供功耗输入文件的性能统计参数。统计程序运行过程中的运行周期数、指令数、访问基本处理单元(Processing Element,PE)的次数。最后,设计功耗对比实验,将功耗模型的仿真结果与实际芯片测出的功耗比较,验证本文提出的功耗模型的合理性。实验结果显示,当粗粒度可重构处理器只含一个PEA时,仿真功耗和实测功耗的误差为-21.58%。含有四个PEA时,仿真功耗和实测功耗的误差为-28.05%。本文误差存在的原因是模型中未包括:(1)PE间互联网络;(2)上下文存储器。作为对比,选取的两篇参考文献的功耗仿真误差分别为-22.61%和-20.25%,而本文提出的模型在加入互联网络和上下文存储器的建模后,可以预期仿真精度能比拟上述两个功耗模型。同时,在目前的精度下,本文的系统级功耗模型已经可以为CGRA的设计空间探索提供支持。本论文的成果已经用于了后续的研究工作中。
【学位授予单位】：上海交通大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TP332
【图文】：

可重构处理器,基本结构,处理器

器一般可分为通用处理器和专用处理器，前者如 Intel 的酷睿和至强如 Google 专为深度学习定制的 TPU[1](Tensor Processing Unit，张量处理器属于指令驱动的执行方式，一条指令的执行必须经过特定的正的执行操作只占其中很少的时间和功耗，因此其性能/功耗比不高器相对应的是专用定制处理器，专用定制处理器很多具有数据流驱，根据特定应用需求专门设计对应的电路结构，无需指令集支持，速度快，功耗低。但专用定制处理器的劣势也很明显：与通用处理灵活性和拓展性，无法满足层出不穷的应用需求；设计周期很长，要承担滞后市场的风险。工艺结点不断缩小，进入纳米工艺后，高模成本，限制了全定制电路的广泛使用[2]。构处理器结合了指令驱动处理器的灵活性和数据流驱动处理器的高通用处理器和专用处理器的替代选择[3]。可重构处理器的执行采用流结合的计算方式，处理器在运行时先执行配置流，动态重构本次元阵列的功能，然后由数据流驱动运算单元执行计算任务。Memory(context,data)

结构图,结构图,功耗

图 2-2 Wattch 结构图Fig2-2 Wattch architectureleScalar 是 Todd Austin 开发的用于建模处理器体系结构的开程序在某种特定体系结构上的具体执行过程，统计出具体的Wattch 上运行测试程序时，Wattch 调用 SimpleScalar 的 si硬件性能模拟器，统计每个周期内功能模块的访问次数，结模型，计算出各个模块和处理器的功耗。Watcch 模型支持参数，为用户留出了可配置接口，如 Cache 的容量及 ban、分支预测器的工作方式等。h 功耗模型缺点有：(1)工艺参数固定，可以仿真的工艺水平在先进制程下的应用。(2)只考虑了电路的动态功耗，不符合分布。因此Wattch在现代工艺下的功耗仿真精度不能满足lePower 是一个执行驱动和周期精确的 RTL 级功耗er 不仅可以统计出各个硬件模块的访问频率，还统计了模块Power 为数据通路中的模块建立功耗查找表，当测试程序运

结构图,结构图,功耗,功耗模型

图 2-3 Power Timer 结构图Fig2-3 Power Timer architecturePowerTimer 的处理器参考模型是 IBM 的 PowerPC 系列处理器，使用 IBM能模拟器 Turado/MET。从图中可以看出，PowerTimer 的输入端不仅有体系结数和硬件资源的访问次数，还包括了工艺参数。其功耗模型共提供了不同层功耗仿真，功耗模型 RMAP(Research Microarchitecture Power Model )包括PAM(Common Power Analysis Methodology) 、 Legosim 、 ARPA(Array Ponalysis)。其中，CPAM 是一个晶体管级的功耗评估工具，可以提供一些与晶体关的功耗信息报告。Legaspi 是针对 LegOS 的一个仿真工具，通过仿真实验化一些设计因素，如时钟设计、时钟器件类型等。ARPA 是针对于自有的 SR构的功耗仿真工具，限制了其仿真的通用性。PowerTimer 是一种系统级和门级相结合的功耗评估工具，在系统级框架中处理器的整体结构，部分模块内部采用门级仿真功耗，因为加入了更细致的电路模型，仿真结果较 Wattch 更为精确。此外，PowerTimer 加入了对工艺级仿真，拓展了在不同工艺结点上的应用。但 PowerTimer 的局限在于只针对于

【相似文献】