MIL-STD-1553多功能总线测试卡的实现
发布时间：2020-07-16 17:34
【摘要】： MIL-STD-1553B的全称是:飞机内部时分制指令/响应式多路传输数据总线。它最初由美国空军用于飞机航空电子系统,目前已广泛应用于美国和欧洲海、陆、空三军,而且正在成为一种国际标准。它具有线性局域网络结构、冗余容错能力、支持“哑”节点和“智能”节点、高水平的电器保障性能、良好的器件可用性、保证了实时可确定性等优点,主要用于以下场合:信息需要在总线终端之间通过数字通信通道传输;所有总线终端之间连接的电气接口需要的是标准定义的接口;信息要求以一种可靠的、确定的、命令/回应的方式传输。 本文力图设计MIL-STD-1553B总线协议的多功能测试系统,该系统能够测试航空电子设备是否能在MIL-STD-1553B协议构建的系统中正常运行。本文介绍了如何使用Protel DXP软件设计了该测试系统的硬件系统,其中包括FPGA主要处理芯片、PCI接口、串口、以太网接口、USB接口以及1553B总线专用接口,以及程序运行数据存储器件SDRAM和FLASH。在软件上,在已有的软件基础上,基于SOPC技术和Nios II嵌入式软核技术,改进了1553B协议编解码的中断处理系统和BC、RT的数据存储问题。 最后,本文对测试仿真卡的硬件设计原理和调试作了详尽的介绍,给出了调试和仿真结果。验证表明,设计出的硬件系统运行正常,软件在该硬件系统上运行正常。具有实际使用价值,为将来BC、RT的具体功能实现提供了硬件和软件基础。
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2009
【分类号】：TP334.7
【图文】：
数据和控制总线。对于双冗余的总线系统，RT 中往往包含有两个收发器和两个编解码器。RT 以及它与子系统连接的系统框图如图 2-3 所示：图2-3 远程终端 RT 的系统框图RT 的主要功能是接收和解码 BC 发送过来的命令，并根据此命令做出响应。而且它还可以对消息进行缓冲，检测传输的错误和数据的验证，发送消息的传送状态信息等。1553B 总线协议规定了 RT 可以执行少量的总线管理命令。而在双冗余总线控制器 (BC)远程终端(RT)子系统嵌入子系统的远程终端可任选的余度总线
介绍下已有的软件基础。因为后面第五章的软件特编解码实现的设计，所以必须对以前的曼彻斯入式系统知识介绍发是 Nios II 处理器系统开发的前提，所以在本节介SOPC 的开发流程，然后介绍 NiosⅡ处理器的结构 总线，最后介绍下 NiosⅡ IDE 集成开发环境。绍地说就是用 FPGA 实现 SOC 的一种方法，可以使用的 SOPC Builder[25]工具来添加所需的软核生成 SOP核概念来说具有非常大的灵活性和可定制性，这也欢迎[9]。SOPC Builder 的设计流程图如图 3-1 所示
图3-2 NiosⅡ处理器的结构NiosⅡ处理器的主要特点有[11]：完全的 32 位指令集、数据通道和地址空间；可配置的指令和数据 Cache；32 个通用寄存器；32 个有优先级的外部中断源；具有硬件协助的调试模块；可以访问多种片上外设、片外存储器和外设接口；性能达到 150 MIPS 以上。.2 Avalon 总线Avalon 交换结构是一种在 SOPC 里连接片上处理器和各种外设的互连机义了主从结点之间通信的信号类型和时序关系，使得用户可以方便地把或设计的外设模块通过 Avalon 总线连接到 NiosⅡ系统上[12]。处理器 C外设之间的联系通信均需要通过 Avalon 总线。
本文编号：2758291
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2009
【分类号】：TP334.7
【图文】：
数据和控制总线。对于双冗余的总线系统，RT 中往往包含有两个收发器和两个编解码器。RT 以及它与子系统连接的系统框图如图 2-3 所示：图2-3 远程终端 RT 的系统框图RT 的主要功能是接收和解码 BC 发送过来的命令，并根据此命令做出响应。而且它还可以对消息进行缓冲，检测传输的错误和数据的验证，发送消息的传送状态信息等。1553B 总线协议规定了 RT 可以执行少量的总线管理命令。而在双冗余总线控制器 (BC)远程终端(RT)子系统嵌入子系统的远程终端可任选的余度总线
介绍下已有的软件基础。因为后面第五章的软件特编解码实现的设计，所以必须对以前的曼彻斯入式系统知识介绍发是 Nios II 处理器系统开发的前提，所以在本节介SOPC 的开发流程，然后介绍 NiosⅡ处理器的结构 总线，最后介绍下 NiosⅡ IDE 集成开发环境。绍地说就是用 FPGA 实现 SOC 的一种方法，可以使用的 SOPC Builder[25]工具来添加所需的软核生成 SOP核概念来说具有非常大的灵活性和可定制性，这也欢迎[9]。SOPC Builder 的设计流程图如图 3-1 所示
图3-2 NiosⅡ处理器的结构NiosⅡ处理器的主要特点有[11]：完全的 32 位指令集、数据通道和地址空间；可配置的指令和数据 Cache；32 个通用寄存器；32 个有优先级的外部中断源；具有硬件协助的调试模块；可以访问多种片上外设、片外存储器和外设接口；性能达到 150 MIPS 以上。.2 Avalon 总线Avalon 交换结构是一种在 SOPC 里连接片上处理器和各种外设的互连机义了主从结点之间通信的信号类型和时序关系，使得用户可以方便地把或设计的外设模块通过 Avalon 总线连接到 NiosⅡ系统上[12]。处理器 C外设之间的联系通信均需要通过 Avalon 总线。
【引证文献】
相关期刊论文 前1条
1 牛茜;靳鸿;;基于有限状态机的1553B总线解码器设计[J];电子测试;2010年12期
相关硕士学位论文 前1条
1 张伟;综合参数记录器中关键技术的研究[D];中北大学;2012年
本文编号：2758291
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2758291.html
