粗粒度可重构阵列处理器性能优化技术研究

发布时间：2020-07-17 19:46

【摘要】： 近年来,可重构处理器在加速计算密集型应用方面显得越来越重要,越来越多的粗粒度可重构体系结构被提了出来,主要原因在于它同时综合了ASIC和通用处理器的优点。然而,基于循环的粗粒度可重构阵列体系结构的循环控制机制和存储访问机制仍存在着不足,并且不能高效地解决循环迭代间的数据相关。针对这些问题,本文试图研究在基于循环的粗粒度可重构阵列体系结构上解决这些问题的一般方法,并在LEAP粗粒度可重构阵列处理器上实现了这些方法。 本文首先介绍了LEAP粗粒度可重构阵列处理器的基本结构和主要特点。针对这种结构的循环控制机制比较简单,不能有效地支持分支语句和条件终止语句执行的特点,提出了在此种结构上实现循环的猜测执行机制和条件终止机制的一般方法,并在LEAP粗粒度可重构处理器上实现了这两种循环控制机制。针对这种阵列结构存储访问方式单一,访存单元无法完成复杂访存地址计算的特点,设计了一种新的访存方式:直接寻址方式。在这种访存方式下,访存地址的计算由计算阵列完成,然后由访存单元完成对存储体的访问。对于循环迭代间的输入数据相关和写后读相关,本文提出了在阵列结构上解决这些数据相关的基本思想。根据应用对浮点计算的要求,在计算处理单元内增加了流水化的浮点部件。 为了使接口模块能够独立完成对可重构阵列的控制,减少主机与可重构处理器的交互,提高两者的并行性,本文在原有接口模块的基础上,设计实现了接口协处理器。它增强了接口模块的计算能力、判断能力和控制能力,从而使接口模块能够有效地完成对可重构阵列的控制。 为了说明优化后的粗粒度可重构阵列处理器的有效性和优越性,本文选取了部分典型科学计算中的核心循环、典型数字信号处理中的核心循环以及典型媒体处理中的核心循环,将这些循环在LEAP结构上的作了优化映射并进行了性能对比分析。
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2007
【分类号】：TP332
【图文】：

商用FPGA的逻

位扩展到犯位进行介绍。存储处理单元(mPE)的主要功能是从局部存储体中取出操作数，并通过互连网络将操作数送给cPE进行计算。图4.巧是mPE内部的数据通路的扩展，它由两部分组成，分别是取数的数据通路和存数的数据通路。在数据通路扩展时，我们需要分别将取数和存数第37页

LLLOadLooPPPSSStePE.口In...t日日日DataaaaaAddm吕SSSSS—.目日日日OU.U.....Qu.u.....DIIIIIII.........OU图4.巧mPE内部数据通路的扩展的主要功能是完成数据的计算，它的内、乘等各种操作。图4.17是。PE内部的数测位和16位数据位，我们需要将它的数据16位扩展成32位。还需要对ALU进行数图4.16所示，ALU内部的加法部件、乘法作部件都需要进行数据通路的扩展，将它

【引证文献】

相关硕士学位论文 前1条

1 曹超;面向可重构阵列任务编译的循环变换技术研究[D];上海交通大学;2011年

本文编号：2759857