基于Blackfin DSP的嵌入式数字家庭系统平台的研究与实现
发布时间：2020-07-18 16:00
【摘要】： 数字家庭系统是集计算机、通信、消费技术于一体的3C(Computer, Communication和Consumer)系统,它实现了家庭中各种可能的设备之间的信息交换和远程监控。对数字家庭系统平台的研究的突破,将有可能在以后的竞争中占据制高点,取得良好的经济和社会效益。经过一年的研究工作,基本上实现了基于Blackfin DSP的嵌入式数字家庭系统平台。 Blackfin处理器是新一代嵌入式处理器,是美国模拟器件公司(ADI)与Intel联合开发的首款第四代DSP产品,采用全新的微信号结构(MSA)架构。Blackfin处理器及其延伸产品适合在功耗、性能、成本和运算能力等综合要求比较高的音频、视频和通信领域的应用。 本论文的研究内容是利用Blackfin系列DSP处理器的高性能、低功耗、支持动态电源管理等特点以及嵌入式Linux开放源代码、系统内核小、内核网络结构完整等突出特点,建立一个高速的基于Blackfin的嵌入式数字家庭系统平台。首先简单介绍了数字家庭概况以及课题研究的意义;其次从硬件平台和系统软件两个方面阐述了数字家庭的系统平台基础;接着描述了基于Blackfin的嵌入式数字家庭系统的硬件总体设计和子模块设计;然后重点论述了uClinux操作系统在数字家庭平台上的移植与实现;最后详细介绍了嵌入式图形用户界面GUI——Microwindows的移植和实现。
【学位授予单位】：武汉科技大学
【学位级别】：硕士
【学位授予年份】：2007
【分类号】：TP368.11
【图文】：
有效地降低了成本。例如该系列中部分芯片配有视频接口，如 BF531/2/3，极大方便了视频处理功能。3.2.2 系统核心处理器 BF533AD 公司在其 Blackfin DSP 系列的基础上，推出增强型 Blackfin DSP 三种新ADSP-BF533，ADSP-BF532，ADSP-BF531，它们在同类产品中具有最快的速度和最低功耗。其中 ADSP-BF533 具有 600MHZ 时钟频率和 1.2GMACS 运行速度。该处理器系集成了一个片内开关稳压器。利用 2.25V-3.6V 外接电源电压产生 0.85V~1.2V 可设置的核工作电压，实现了增强的动态电源管理功能，从而降低了总体成本，并节省了外部电元器件[20]。其系统功能框图见图 3.2。
3.6.1 ISP1362 的结构特点本系统采用的 USB 控制器芯片是飞利浦公司的 ISP1362。它由一个 OTG 控制器、一个主机控制器及一个外设控制器组成，它们彼此相连，同时通过一个数据总线接口与外部CPU 相连。主机及外设控制器都配有内置存储器，以缓冲 USB 通信流量。ISP1362 在芯片上还集成了一个 OTG 收发器、一个 VBUS 电荷激励器，以及上拉与下拉电阻器，用来减少外部元件的数量以降低成本。ISP1362 的内部结构如图 3.9 所示。
个 12MHz~48MHz 锁相环 PLL 使得采用低成本的 12MHz 的晶振成为首选，同时由于了低频率运作模式,也降低了电磁干扰（Electro Magnetic Interference，EMI）。ISP1362 还内置了一个用于非 OTG 配置（仅限于主机及外设）的过流保护电路。SP1362 用作主机时,一个片内的 3.3V 到 5V 电荷激励器可调整支持大量外设所要求的输流。此外，ISP1362 还提供两个 USB 端口。端口 1 可进行软件配置，并可用作下行、或 OTG 端口。作为 OTG 端口,端口 1 可在主机或外设模式下工作,并可通过 HNP 或布化来动态转换角色。端口 2 只用作下行传输。3.6.2 ISP1362 的引脚功能图 3.10 是 LQFP 封装的 ISP1362BD 的引脚排列，其主要引脚功能如下：
本文编号：2761112
【学位授予单位】：武汉科技大学
【学位级别】：硕士
【学位授予年份】：2007
【分类号】：TP368.11
【图文】：
有效地降低了成本。例如该系列中部分芯片配有视频接口，如 BF531/2/3，极大方便了视频处理功能。3.2.2 系统核心处理器 BF533AD 公司在其 Blackfin DSP 系列的基础上，推出增强型 Blackfin DSP 三种新ADSP-BF533，ADSP-BF532，ADSP-BF531，它们在同类产品中具有最快的速度和最低功耗。其中 ADSP-BF533 具有 600MHZ 时钟频率和 1.2GMACS 运行速度。该处理器系集成了一个片内开关稳压器。利用 2.25V-3.6V 外接电源电压产生 0.85V~1.2V 可设置的核工作电压，实现了增强的动态电源管理功能，从而降低了总体成本，并节省了外部电元器件[20]。其系统功能框图见图 3.2。
3.6.1 ISP1362 的结构特点本系统采用的 USB 控制器芯片是飞利浦公司的 ISP1362。它由一个 OTG 控制器、一个主机控制器及一个外设控制器组成，它们彼此相连，同时通过一个数据总线接口与外部CPU 相连。主机及外设控制器都配有内置存储器，以缓冲 USB 通信流量。ISP1362 在芯片上还集成了一个 OTG 收发器、一个 VBUS 电荷激励器，以及上拉与下拉电阻器，用来减少外部元件的数量以降低成本。ISP1362 的内部结构如图 3.9 所示。
个 12MHz~48MHz 锁相环 PLL 使得采用低成本的 12MHz 的晶振成为首选，同时由于了低频率运作模式,也降低了电磁干扰（Electro Magnetic Interference，EMI）。ISP1362 还内置了一个用于非 OTG 配置（仅限于主机及外设）的过流保护电路。SP1362 用作主机时,一个片内的 3.3V 到 5V 电荷激励器可调整支持大量外设所要求的输流。此外，ISP1362 还提供两个 USB 端口。端口 1 可进行软件配置，并可用作下行、或 OTG 端口。作为 OTG 端口,端口 1 可在主机或外设模式下工作,并可通过 HNP 或布化来动态转换角色。端口 2 只用作下行传输。3.6.2 ISP1362 的引脚功能图 3.10 是 LQFP 封装的 ISP1362BD 的引脚排列，其主要引脚功能如下：
【引证文献】
相关期刊论文 前1条
1 李伟;孙朝云;颜鹏;;基于PXA270芯片的嵌入式数字视频采集系统[J];电视技术;2012年15期
相关硕士学位论文 前1条
1 刘拿;基于ADSP-BF561数字降噪系统的设计[D];湖南大学;2010年
本文编号：2761112
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2761112.html
