YHFT-DX高速运算模块的全定制设计
发布时间：2020-07-19 17:07
【摘要】： 数字信号处理器(DSP)是一种特别适合于数字信号处理运算的嵌入式微处理器。随着其在通信、多媒体处理等高端领域的广泛应用,对DSP性能的要求也越来越高。运算模块作为数据通路的重要组成部分,是数字信号处理器的核心,对芯片的性能、面积和功耗都有很重要的影响。 本文设计实现的高性能运算模块是“YHFT-DX”DSP执行单元中的重要模块之一,经过系统细致的时序分析,各定制运算模块均达到了执行单元分配的时序要求,保证了各执行单元全定制设计达到600MHz的要求。论文的主要工作包括: 1、优化改进了常用算术运算操作算法,并根据优化算法设计了三个算术运算模块的逻辑结构。改进后的模块控制流与数据流分离,结构清晰,有利于开展电路设计。同时,改进后三个算术模块整体结构相似,各模块很多组成部分是一样的,在版图设计时可以有效地复用,大大降低了版图设计的难度。 2、研究了运算模块的核心器件—加法器和移位器的实现算法和结构。设计实现了16位的SIMD加法器、混合40位加法器和漏斗移位器。 3、研究了高速逻辑设计优化方法,在实际的模块设计中,完成了逻辑级数确定、电路结构选择、电路尺寸优化、定制版图设计等流程,对设计中需要注意的问题进行了总结,给出了解决办法。最后完成了三个算术模块的整体版图设计。 4、对基于模块的层次化验证进行了深入研究,分析了原型设计、算法结构优化、电路设计、电路尺寸优化、版图设计、版图后模拟各个阶段验证面临的问题,提出了相应的解决方法,并在工程中实践了这些方法,提高了验证效率,加快了全定制设计周期。同时分析了全定制设计过程中可能存在的设计迭代问题,提出了一些在实践中得出的预防设计迭代方法和设计修改方法。 基于本文的设计,对BC单元SIMD模块在0.13微米工艺下进行了投片验证。
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2009
【分类号】：TP332
【图文】：
在高性能 DSP 的设计中，对性能、功耗、面积、成本、设计时间都有严格的要求，单一的设计方法是不能够同时满足所有设计要求的。全定制的设计方法虽然性能高、面积小、功耗低，但是它的设计时间长，成本高；标准单元的设计方法对随机和控制逻辑比较高效，但是用它来设计 CPU 的执行单元，则性能和面积都会非常差；而模块生成的方法只适合于象存储器这样的比较规整的模块。
图 4.4 传输门实现 XOR/NXOR传输门电路没有电平损失，但由于电路在 Vt 时就打开，所别是级联时噪声易于传递。传输门电路本级不提供驱动，由上一级对下一级驱动，所以力直接影响了电路在大负载下的速度，所以该电路只在小在实现某些逻辑时，如选择器、异或门时，与静态 CMOS 电，所以面积小，速度快。在级联时，其等效为一系列的电阻和电容，中间没有驱动，时电阻上消耗的能量较大。见传输门电路速度、面积较好，但不适用于大负载情况，如选择器、异或门等。避免出现传输管电路的阈值电压损失问题还可以采用其补传输管逻辑，双传输管逻辑等等。态电路态电路由预充电管、求值管、N 管(或 P 管)网络组成。当 c
图 4.5 两级移位网络部分电路漏斗移位需要扩展操作数到 63 位，因为移位器采用两级结构，扩展数据也分两级。第一级扩展 24 位数据，第二级扩展 7 位数据，具体的设计在 4.4 节详述为了解决单 NMOS 的传高电平电压损失问题，我们在最后的输出加入电平恢电路。在反相器的输入和 VDD 之间加了一个 PMOS 管，称为电平恢复管，如图.6 所示，将一个 PMOS 的栅极连到反相器的输出，从而构成了一个反馈电路。电恢复管只在输入为高的时候开启，将反相器的输入拉高到 VDD。但是电平恢复不可以太大，大了就会引起反馈电路的死锁。除了加反馈管，因为移位网络传电平较慢，所以电平恢复电路中的反向器还需要将 N 管调大，P 管调小，这样向器输出点的下拉速度能够明显提高，基本可以和上拉保持平衡。BMrVddM2
本文编号：2762703
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2009
【分类号】：TP332
【图文】：
在高性能 DSP 的设计中，对性能、功耗、面积、成本、设计时间都有严格的要求，单一的设计方法是不能够同时满足所有设计要求的。全定制的设计方法虽然性能高、面积小、功耗低，但是它的设计时间长，成本高；标准单元的设计方法对随机和控制逻辑比较高效，但是用它来设计 CPU 的执行单元，则性能和面积都会非常差；而模块生成的方法只适合于象存储器这样的比较规整的模块。
图 4.4 传输门实现 XOR/NXOR传输门电路没有电平损失，但由于电路在 Vt 时就打开，所别是级联时噪声易于传递。传输门电路本级不提供驱动，由上一级对下一级驱动，所以力直接影响了电路在大负载下的速度，所以该电路只在小在实现某些逻辑时，如选择器、异或门时，与静态 CMOS 电，所以面积小，速度快。在级联时，其等效为一系列的电阻和电容，中间没有驱动，时电阻上消耗的能量较大。见传输门电路速度、面积较好，但不适用于大负载情况，如选择器、异或门等。避免出现传输管电路的阈值电压损失问题还可以采用其补传输管逻辑，双传输管逻辑等等。态电路态电路由预充电管、求值管、N 管(或 P 管)网络组成。当 c
图 4.5 两级移位网络部分电路漏斗移位需要扩展操作数到 63 位，因为移位器采用两级结构，扩展数据也分两级。第一级扩展 24 位数据，第二级扩展 7 位数据，具体的设计在 4.4 节详述为了解决单 NMOS 的传高电平电压损失问题，我们在最后的输出加入电平恢电路。在反相器的输入和 VDD 之间加了一个 PMOS 管，称为电平恢复管，如图.6 所示，将一个 PMOS 的栅极连到反相器的输出，从而构成了一个反馈电路。电恢复管只在输入为高的时候开启，将反相器的输入拉高到 VDD。但是电平恢复不可以太大，大了就会引起反馈电路的死锁。除了加反馈管，因为移位网络传电平较慢，所以电平恢复电路中的反向器还需要将 N 管调大，P 管调小，这样向器输出点的下拉速度能够明显提高，基本可以和上拉保持平衡。BMrVddM2
【引证文献】
相关硕士学位论文 前1条
1 马蕊;数据TLB的全定制设计与实现[D];国防科学技术大学;2010年
本文编号：2762703
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2762703.html
