基于LCoS时序彩色显示的DDR2 SDRAM控制器的设计与验证

发布时间：2020-07-22 05:12

【摘要】：LCoS(Liquid Crystal on Silicon)芯片是一种在硅基液晶技术基础上发展起来的微显示芯片,常用于如可穿戴式设备的电子产品中,具有低功耗、高显示分辨率等优点。LCoS芯片目前最常用的显示方式是RGB空间彩色显示,RGB彩色空间中的任何一个像素点都可以表示一种颜色。RGB空间彩色的不足在于像素点的颜色发生变化的可能性会非常高。而LCoS时序彩色显示则利用人眼的视觉短暂性,将高速的顺序三基色光综合成彩色光,给人的感觉就是稳定的彩色图像。本文基于LCoS时序彩色显示设计了一种可嵌入LCoS显示芯片的DDR2(Double Data Rate Ⅱ)内存控制器,内部含有具有 AMBA(Advanced Microcontroller Bus Architecture)总线结构的1个写数据主机和6个读数据主机,为从机提供相关的读写指令、地址和数据。该控制器也支持可配置DDR2使能自刷新和自动刷新模式,并提供了 5种低功耗模式。在低功耗模式下,该控制器不会向DDR2内存提供高速差分时钟。本设计根据DDR2协议规范,编写系统spec和子模块spec,设计采用模块化设计方法,DDR2控制器主要包括物理层和协议层。每层又细分为各功能子模块。协议层中的工作模式切换模块会根据系统状态自动使能低功耗模式。协议层还包含了一个命令队列,用于对各个读写主机发送的指令根据优先级进行排队,然后发送到DDR2存储器。物理层中包含了一个数字锁相环,这样会向DDR2内存提供更精准的数据同步信号,同时其数据分片模块会提供差分的时钟和数据信号。在对DDR2内存的内部结构以及基本工作原理进行详细了解和研究DDR2 SDRAM JEDEC协议JESD79-2F的基础上,本课题DDR2控制器的各个功能模块程序采用Verilog硬件描述语言进行设计。利用Synopsys的VCS工具对各控制器模块代码进行功能仿真及验证,编写脚本文件,利用DC逻辑综合工具对控制器代码进行翻译和优化以及单元库映射,完成对流片后芯片的测试工作。
【学位授予单位】：湘潭大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TP332
【图文】：

ＤＤＲ２邋ＳＤＲＡＭ是基于ＣＭＯＳ的高速随机访问存储器，内部含有４个Ｂａｎｋ逡逑存储体。下图是ＩＳＳＩ公司的一款１６ＭｅｇＸ邋１６的ＤＤＲ２邋ＳＤＲＡＭ的内部结构图［１４］，逡逑如图２－１所示：逡逑ＣＬＫ—？逡逑ＯＪＣ＃—？逦逦邋—邋逦逡逑ＣＫＥ—？邋ＣＯＭＭＡＮＤ逦ＲＥＦＲＥＳＨ逦ｎｒｖｉ逡逑ＯＤＴ—？邋ＤＥＣＯＤＥＲ＊逦＊邋ＣＯＮＴＲＯＬＬＥＲ逡逑ＣＳ？邋—＊■邋ＣＬＯＣＫ逦￣逦逦！——逡逑ＧＥＮＥＲＡＴＯＲ逦＾ＣＦ逦ＤＬＬ逡逑ＣＡＳ＊－＊逦■■逦｜邋ＲＥＦＲＥＳＨ逦＿－ｌ—Ｊ逦｜逡逑ＷＥ＊—逦ＣＯｍ－ＲＯＬＬＥ逡逑ｗ邋｜邋ＭＯＤＥ逦ＲＥＦＲＥＳＨ邋｜逦邋‘逦＋逦逦逡逑Ｆ邋ＲＥＧＩＳＴＥ逦ＣＯＵＮＴＥＲ逡逑Ｉ邋Ｉ邋Ｒ￥逦，邋ｉ邋Ｌ逦逦１逦Ｉ逦ＭＥＭＯＲＹ邋ＣＥＬＬ逦ＯＤＴＣＩＲＣＵｒｒ逡逑ｊ逦逦邋｜邋ＢＵＦＦＥＲ邋｜逦｜逦｜逦‘邋‘逦邋个邋ＤＭｔＤＭｂ逡逑ＩＯＧＡＴＥ邋逦逦邋逦１逡逑ＣＯＬＵＭＮ逦ＢＡＮＫＣＯＮＴＲＯＬＬＯＧ．Ｃ逦逦！逡逑严邋ＡＤＤＲＥＳＳ邋ＬＡＴＣＨ逦＇逡逑４ｒ逦逦逦逦邋Ｔ逦ＤＱＳ？－ＤＱＳｂ．逡逑逦１逦ｉｌｌ逦１逦邋／Ｉ逦Ｄ0Ｓ？？－Ｄ0Ｓｂ？逡逑ＢＵＲＳＴ邋ＣＯＵＮＴＥＲ逦＇逦＾邋ＣＯＬＵＭＮ邋ＤＥＣＯＤＥＲ逦＾邋（：逦｜逡逑ＧＥＮＥＲＡＴＯＲ邋＾逡逑ＣＯＬＵＭＮ逦＿逦部分Ｓ线的分支逡逑ＡＤＤＲＥＳＳ邋ＢＵＲＲＥＲ逡逑

这样我们就容易正确地找到选定的单元格位置。对于单个存储器而言，这逡逑种表格就是存储器的一个Ｂａｎｋ，该单元格就是Ｂａｎｋ中的一个存储单元。逡逑ＤＤＲ２内部Ｂａｎｋ示意图如图２－２所示：逡逑Ｂ１逦Ｃ邋（列地址）逡逑０逦１逦２逦３逦４逦５逦６逦７逡逑１逡逑Ｒ邋（行上逦Ｂ逦逡逑地址）３逡逑４逡逑５逡逑６逡逑７逡逑图２－２邋ＤＤＲ２内部Ｂａｎｋ示意图逡逑从ＤＤＲ２的Ｂａｎｋ示意图中可以得知，假如Ｂ１是ＤＤＲ２内存阵列中的一个逡逑Ｂａｎｋ，Ｒ是这个Ｂａｎｋ中的行地址，Ｃ是这个Ｂａｎｋ中的列地址。图中红色方块逡逑示意的单元格即为选定地址为Ｂｌ、Ｒ２、Ｃ６且要对其执行指令操作的存储单元逡逑［１１］６逡逑0逡逑２．２ＤＤＲ２与ＤＤＲ的区另ＩＪ逡逑ＤＤＲ２协议规范是ＪＥＤＥＣ邋（固态技术协会）早期专著的一种内存协议标准，逡逑与上一代ＤＤＲ内存协议标准主要区别在于同样是在时钟的双边沿对数据进行采逡逑样的基本传输方式，但ＤＤＲ２内存的预取速率却是ＤＤＲ内存预取速率的两倍，逡逑即４－ｂｉｔ数据预取［１６１１。换句话说，ＤＤＲ２内存单个时钟可以以外部总线速率的４逡逑７逡逑

能够提高数据传输率的关键技术所在，可以在不提升内存阵列工作频率的同时还逡逑能提高数据传输带宽。现有的ＤＤＲ３采用了邋８－ｂｉｔ数据预取机制［１７］１２。逡逑ＤＤＲ２的预读取机制如图２－３所示：逡逑Ｐｉｐｅｌｉｎｅ邋ａｒｃｈｉｔｅｃｔｕｒｅ逡逑Ａｄｄｒ逦逦Ｌ＿（＾ＶＪ逦＿？邋ｆｍｏｒｙ邋一＾逦Ｌｄｑ逡逑Ａｒｒａｙｓ逡逑——＾逦￣￣｜＞邋逦逡逑ＣＬＫ逦》逡逑Ｐｒｅｆｅｔｃｈ邋ａｒｃｈｉｔｅｃｔｕｒｅ逡逑——逦ｆｎ，ｏｒｙ邋＝邋Ｐａｒｔｏｌｅｌ邋一－邋ｐ９逡逑＾一＾Ａｒｒａｙｓ邋＿－邋Ｓｅｒｉａｌ逡逑逦＾逦Ｉ逦逦逡逑ＣＬＫ逦ＣＬＫｊ逦逡逑Ｖ逦逦逦逦逦ｙ逡逑图２－３邋ＤＤＲ２预读取机制图逡逑ＤＤＲ内存通常采用ＴＳＯＰ芯片封装形式，当工作频率过高时，它过长的管逡逑脚会产生很强的寄生效应，这样会严重干扰信号的稳定性且对ＤＤＲ工作频率的逡逑提升带来困难。相反，ＤＤＲ２内存采用的是ＦＢＧＡ封装形式。与ＴＳＯＰ封装形式逡逑相比较，ＦＢＧＡ封装能够提供更高的封装性能［１６］１。ＤＤＲ２采用标准的１．８Ｖ电压，逡逑相比于ＤＤＲ协议规范的２．５Ｖ电压，有了很大程度的降低，这样就会产生明显更逡逑小的发热量和更低的功率消耗。逡逑表２．１给出了邋ＤＤＲ２与ＤＤＲ内存的参数对比。逡逑表２．２ＤＤＲ与ＤＤＲ２内存参数对比逡逑参数逦ＤＤＲ邋ＳＤＲＡＭ逦ＤＤＲ２邋ＳＤＲＡＭ逡逑性能（Ｐｅｒｆｏｒｍａｎｃｅ）逦１００－２００ＭＨｚ逦２００－５３３ＭＨｚ逡逑数据传输速率逦１３３－４００Ｍｂｐｓ逦４００－８００Ｍｂｐｓ逡逑容量（Ｃａｐａｃｉｔｙ）逦６４ＭＢ－１ＧＢ逦２５６ＭＢ－

【参考文献】

相关期刊论文 前6条

1 李明;代永平;;一种基于LCoS时序彩色显示降低SDRAM时钟频率的方法[J];光电子技术;2015年03期

2 仵宗钦;王晓曼;刘鹏;王奇;张立媛;;基于FPGA的SDRAM控制器设计与实现[J];电子与封装;2014年10期

3 杜斐;田泽;许宏杰;卢俊;;一种高效的视频编码系统存储器接口的验证[J];计算机技术与发展;2014年04期

4 李冠章;罗武胜;李沛;;基于人眼视觉特性的彩色图像增强算法[J];光电工程;2009年11期

5 任颖;黄建国;;基于FPGA的DRR2 SDRAM控制器接口的简化设计方法及实现[J];电子质量;2008年11期

6 黄国强;;硬件描述语言及其开发流程[J];科技广场;2004年12期

相关硕士学位论文 前10条

1 谭振平;基于MIPI协议的显示驱动接口设计[D];湘潭大学;2016年

2 高胜;高速采样数据存储控制器的设计与实现[D];电子科技大学;2016年

3 杨军;基于FPGA的DDR3控制器IP设计与验证[D];南昌航空大学;2015年

4 谭燕林;基于FPGA的DDR2 SDRAM控制器设计[D];东南大学;2016年

5 章华;数字音频处理器芯片XD2309的后端设计与验证[D];西安电子科技大学;2013年

6 孟晓东;基于FPGA的DDR3控制器设计与验证[D];国防科学技术大学;2012年

7 容涛涛;适用于DDR SDRAM的控制器设计[D];西安电子科技大学;2012年

8 赵冠楠;基于FPGA的内存控制器的设计与应用[D];太原理工大学;2010年

9 王坤;SAR实时成像处理机采集和转置模块的设计与实现[D];电子科技大学;2010年

10 韦喜波;DDR SDRAM控制器的设计与验证[D];哈尔滨工业大学;2009年

本文编号：2765372