数字信号处理器中的乘加器设计及其低功耗优化

发布时间：2020-07-30 19:42

【摘要】： 在数字信号处理器(DSP)设计中,乘加操作是DSP的关键部分,乘加器决定时钟周期且占据相当大的芯片面积,单位时间内能够完成乘加操作的数量是衡量DSP芯片性能的一个重要指标。 本文的工作内容是基于数字信号处理器的乘加器的优化设计,首先在分析传统修正Booth编解码实现电路的基础上,提出一种新的低功耗编解码电路实现方案,设计具有较小开销的压缩树形,完成了17位带符号二进制数相乘的压缩过程。对于压缩完成后最终双输入的累加过程,设计采用平方根分组进位结构的混合加法器实现。最后提出一种有效的结构实现通用信号数字处理其所需的分数模式、零检测、饱和溢出控制、舍入操作等异常处理功能,提高判断效率。和传统的Booth编码性能比较,这种有限符号扩展结合乘加操作一步进行与混合加法器的结构在速度方面最快能提高20%,硬件资源最多能减少37%。该乘法器在一个时钟周期内可以完成17位有符号二进制数乘法运算和乘加运算,频率可达90MHz以上。 在乘加器设计完成后使用了W.C.的改进Booth编码电路、动态编码、DOT、SPST、门控信号、NDA等技术优化算法,通过理论分析与综合后仿真实验,改善乘加器的功耗指标。论文完成乘加器的物理设计,并进行后仿真,实验表明低功耗优化具有一定的效果。
【学位授予单位】：上海交通大学
【学位级别】：硕士
【学位授予年份】：2010
【分类号】：TP368.1

【参考文献】

相关期刊论文 前8条

1 石碧,程伟综,何晓雄;16×16位带符号/无符号基于RTL级实现的可综合的高速乘法器[J];电子工程师;2003年06期

2 安印龙,许琪,杨银堂;并行加法器的研究与设计[J];晋中师范高等专科学校学报;2003年04期

3 孙世磊;薛金涛;王高峰;;精确寄生参数提取软件设计和实现[J];计算机工程与应用;2008年21期

4 徐锋,邵丙铣;16×16位高速低功耗并行乘法器的实现[J];微电子学;2003年01期

5 傅志晖,程东方,梅其元,李娇,薛忠杰,吴鼎祥;32位浮点阵列乘法器的设计及算法比较[J];微电子学;2003年03期

6 侯华敏,杨虹;高性能乘加单元的设计[J];微电子学;2005年05期

7 李楠;喻明艳;;16×16快速乘法器的设计与实现[J];微电子学与计算机;2008年04期

8 王田,陈健,付宇卓;一种32位全定制高速乘法器设计[J];小型微型计算机系统;2005年02期

相关硕士学位论文 前3条

1 范靖;DSP处理器数据通路设计[D];西北工业大学;2001年

2 周昔平;高速数字电路的微系统结构研究[D];西北工业大学;2002年

3 黎宝峰;嵌入式DSP处理器的设计与验证[D];湖南大学;2003年

本文编号：2775991