多级闪存信道下融合先验信息分布的高效译码算法研究

发布时间：2020-08-09 14:00

【摘要】：随着物联网、云计算、大数据的发展和应用,全球数据量正在以前所未有的速度呈现出爆炸式的增长。为了满足数据业务飞速发展对海量存储数据的需求,存储系统应用多级闪存(MLC)存储技术来不断地增加存储容量。但随着闪存存储容量的大幅度提升和半导体制造工艺的进一步缩小,存储单元受到更加复杂的噪声干扰,从而大大降低了闪存存储的可靠性。为了提供可靠的数据存储服务,多级闪存通过引入先进的差错控制编码技术来提高存储的可靠性。LDPC码作为一类具备优秀纠错性能的纠错码,已逐步应用于多级闪存存储系统。但目前在译码复杂度、收敛速度以及综合性能方面仍然还存在着一些问题,需要深入研究。本文以多级闪存信道下差错控制编码技术研究为基础,主要对信道初始先验信息量化方案进行了研究,并结合串行消息传递机制,优化了低复杂度译码算法性能。主要研究内容和创新点总结如下:(1)首先对LDPC码的基本理论知识、编译码算法原理及其算法流程进行了深入的研究分析,为优化闪存信道下的纠错编码算法奠定了基础。(2)研究分析了多级NAND闪存的结构特征、编程与擦除机制、噪声统计特性,搭建了多级NAND闪存信道仿真模型。(3)针对目前闪存信道下纠错译码算法复杂度问题,将串行消息传递机制引入了RBI-MSD译码算法中,提出了一种改进的RBI-MSD译码算法,该算法能有效利用消息更新过程中节点的最新消息,从而能够大大加快迭代收敛速度。(4)基于闪存信道的先验信息分布特征,提出了一种融合先验信息分布特性的非均匀量化方案,构造了非均匀量化函数,通过结合改进的RBI-MSD算法,在多级闪存信道下进行了仿真分析。仿真结果表明,融合先验信息分布特性的量化方案,相比于传统的量化方案,能够有效改善多级闪存信道的检测译码性能。
【学位授予单位】：广东工业大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TP333
【图文】：

NAND 闪存信道模型的成功搭建将对后续在闪存信道下的纠错编码技术的有着非常深远的意义。本章重点介绍了 NAND 闪存存储单元的物理构造、读写，而且深入钻研了 NAND 闪存的编程与擦除过程，对 NAND 闪存中的主要噪扰源进行了分析，在此基础上建立了一个 NAND 闪存信道模型，我们所做的研是基于此模型进行仿真实验的。1 NAND 闪存介绍闪存可以断电后数据仍然保留不遗失，这就是所谓的非易失性。闪存通常被两类：NAND 闪存和 NOR 闪存。但是，两种闪存具有很明显的差异，NOR 闪本相对来说比较昂贵，可供存储的容量也相对有限；与 NOR 闪存相比较，NA存所需要的本钱要低很多，而且可供存储的容量相对来说也大得多。综合以上，NAND闪存成为存储系统中最常用的设备这都归因其具有低成本大容量的特

第二章 NAND 闪存信道模型分析存信道 LDPC 编码的系统模型，如图 2-7 所示，在我们所建立的模型虑了相邻闪存单元干扰，因为在所有的噪声的干扰中，相邻单元间的对数据可靠性影响最为严重的。

图 2-8 编程与相邻单元间干扰后闪存单元阈值电压分布（s=1.0）. 2-8 The threshold voltage distribution of flash cells after programming and CCI (s=

【参考文献】

相关期刊论文 前1条

1 康旺;张有光;金令旭;王名邦;;Flash存储中的纠错编码[J];北京航空航天大学学报;2012年09期

相关博士学位论文 前1条

1 邓勇强;基于因子图的低密度校验码关键技术研究[D];华中科技大学;2006年

相关硕士学位论文 前2条

1 谭雪青;高密度NAND闪存的纠错码架构及评价方法研究[D];华南理工大学;2016年

2 胡亚娟;LDPC码串行译码算法研究[D];西安电子科技大学;2015年

本文编号：2787210