SoC架构下片上总线的研究与设计
发布时间：2020-08-10 18:58
【摘要】： SoC (System On a Chip)又称为片上系统,是指将微处理器、模拟IP核、数字IP核和存储器(或片外存储器接口)集成在单一芯片上。SoC的典型结构一般由单个或多个高性能的CPU/DSP来担当主控制器或软件处理单元,并利用总线方式来连接各个功能IP。在这种结构中,系统片上总线是连接主控与各个功能IP之间的纽带和桥梁。因此片上总线架构和工作模式以及工作时序都会极大地影响SoC系统的运行效率。同时,对SoC系统中IP集成和可重用的需求,也使得性能优越的总线架构已成为SoC设计中的关键技术。 本文以国家863计划重大专项高清晰度数字电视(HDTV) SoC平台项目为背景,重点研究了高清晰度数字电视SoC系统中片上总线的选型,提出了HDTV SoC系统中总线架构的解决方案,并对总线进行了性能优化。 首先,文章在研究了目前SoC设计的基础上,介绍了几种典型的SoC设计架构,重点说明了设计中如何根据系统架构的实际需要选择合适的片上总线,并配合系统内的其它功能模块完成既定目标功能。 然后,说明了HDTV SoC作为机顶盒内解码芯片与一般SoC系统的相关性及其特点。根据HDTV SoC的自身特点以及设计要求,系统选用了以一个主设备控制多个从设备的星型总线(X-Bus)结构来
【学位授予单位】：上海交通大学
【学位级别】：硕士
【学位授予年份】：2007
【分类号】：TP336
【图文】：
图 2-2AMBA总线逻辑结构Figure2-2 Architecture of AMBA on-chip Bus作为 AMBA 总线规范中最重要的组成部分，AHB 总线的关键是对接口和互连均进行定义，目的是在任何工艺条件下实现接口和互连的最大带宽。AHB 接口已与互连功能分离，不再仅仅是一种总线，而是一种带有接口模块的互连体系。连接 AHB 总线和 APB 总线的 APB 桥的唯一功能是提供更简单的接口。任何由低性能外围设备产生的延迟都会由连接高性能（AHB）总线的桥反映出来。桥本身仿佛是一个简单 APB 总线的主设备，它访问与之相连的从设备，并且通过高性能总线上控制信号的子集控制它们。由于 APB 总线可以看作是 AHB 总线上一个子设备，APB 总线上挂载的外围器件也就可以看作是 AHB 总线上子设备的延展，因此 AMBA 的连接主要就是 AHB 的连接。AHB 是一种先进的系统总线。它主要的目的就是连接高性能、高吞吐率的
而进一步降低了对 CPU 的性能要求。MIPS32 4Kc 是 MIPS 科技推出的 MIPS32 4K 系列中的一款，是一高性能、低功耗、32 位 RISC 通用型处理器，可作为硬核授权给客户用于 SoC 设计应用。MIPS32 4Kc 属于 MIPS32 体系结构，并支持所有 MIPS II 指令集，还支持乘法加速、条件转移、预取址、空操作等待等指令结构。它的存储器管理包括一个3 入口的指令 TLB 和一个 3 入口的数据 TLB，以及 16 个双入口 JTLB。可综合的 4Kc 核支持单周期乘法指令，这保证 DSP 算法能高效的进行叠代运算；乘法单元可以在一个时钟周期之内完成 32 位乘 16 位的乘法运算，两个时钟周期之内完成 32 位乘 32 位的乘法运算。指令和数据 Cache 最大可配置为 16K 字节，并且每个 Cache 都可设置为直接映射、2 路、3 路或者 4 路关联。4Kc 内核还配置了一个可选择的 EJTAG 单元，使得用户可以单步操作处理器，以及指令和数据的时局地址中断。图 3-1 显示了一个 4Kc 内核的模块结构，并标示 4Kc 内核所必须包含的单元和可选择配置的单元[16]。
图 4-1 EC2XBus 模块数据通路Figure4-1 Data Access of the EC2XBus Module图 4-1 所示是 EC2XBus 模块内部的数据通路，由此可以看出对于每个从设备而言，似乎 CPU 为其配备了一组完整独立的总线，但实际上写数据总线是各从设备所共用的，而地址总线则是在 EC2XBus 模块当中经过了译码之后映射到各从设备上的。对于读数据，为了防止出现三态总线，每个从设备都有自己独立的读数据总线，数据的选通则在总线模块中完成。X-Bus 总线还提供了能对从设备数据和寄存器进行读写的两种通路，这些通路在与 EC 接口处并无区别，只在 EC2XBus 模块中寄存器通路没有设置缓存不支持猝发操作。一种可供选择的地址映射方式如表 4-1 所示：
本文编号：2788482
【学位授予单位】：上海交通大学
【学位级别】：硕士
【学位授予年份】：2007
【分类号】：TP336
【图文】：
图 2-2AMBA总线逻辑结构Figure2-2 Architecture of AMBA on-chip Bus作为 AMBA 总线规范中最重要的组成部分，AHB 总线的关键是对接口和互连均进行定义，目的是在任何工艺条件下实现接口和互连的最大带宽。AHB 接口已与互连功能分离，不再仅仅是一种总线，而是一种带有接口模块的互连体系。连接 AHB 总线和 APB 总线的 APB 桥的唯一功能是提供更简单的接口。任何由低性能外围设备产生的延迟都会由连接高性能（AHB）总线的桥反映出来。桥本身仿佛是一个简单 APB 总线的主设备，它访问与之相连的从设备，并且通过高性能总线上控制信号的子集控制它们。由于 APB 总线可以看作是 AHB 总线上一个子设备，APB 总线上挂载的外围器件也就可以看作是 AHB 总线上子设备的延展，因此 AMBA 的连接主要就是 AHB 的连接。AHB 是一种先进的系统总线。它主要的目的就是连接高性能、高吞吐率的
而进一步降低了对 CPU 的性能要求。MIPS32 4Kc 是 MIPS 科技推出的 MIPS32 4K 系列中的一款，是一高性能、低功耗、32 位 RISC 通用型处理器，可作为硬核授权给客户用于 SoC 设计应用。MIPS32 4Kc 属于 MIPS32 体系结构，并支持所有 MIPS II 指令集，还支持乘法加速、条件转移、预取址、空操作等待等指令结构。它的存储器管理包括一个3 入口的指令 TLB 和一个 3 入口的数据 TLB，以及 16 个双入口 JTLB。可综合的 4Kc 核支持单周期乘法指令，这保证 DSP 算法能高效的进行叠代运算；乘法单元可以在一个时钟周期之内完成 32 位乘 16 位的乘法运算，两个时钟周期之内完成 32 位乘 32 位的乘法运算。指令和数据 Cache 最大可配置为 16K 字节，并且每个 Cache 都可设置为直接映射、2 路、3 路或者 4 路关联。4Kc 内核还配置了一个可选择的 EJTAG 单元，使得用户可以单步操作处理器，以及指令和数据的时局地址中断。图 3-1 显示了一个 4Kc 内核的模块结构，并标示 4Kc 内核所必须包含的单元和可选择配置的单元[16]。
图 4-1 EC2XBus 模块数据通路Figure4-1 Data Access of the EC2XBus Module图 4-1 所示是 EC2XBus 模块内部的数据通路，由此可以看出对于每个从设备而言，似乎 CPU 为其配备了一组完整独立的总线，但实际上写数据总线是各从设备所共用的，而地址总线则是在 EC2XBus 模块当中经过了译码之后映射到各从设备上的。对于读数据，为了防止出现三态总线，每个从设备都有自己独立的读数据总线，数据的选通则在总线模块中完成。X-Bus 总线还提供了能对从设备数据和寄存器进行读写的两种通路，这些通路在与 EC 接口处并无区别，只在 EC2XBus 模块中寄存器通路没有设置缓存不支持猝发操作。一种可供选择的地址映射方式如表 4-1 所示：
【相似文献】
相关硕士学位论文 前1条
1 董昕;SoC架构下片上总线的研究与设计[D];上海交通大学;2007年
本文编号：2788482
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2788482.html
