针对ARM CA5处理器的系统级低功耗设计

发布时间：2020-08-13 14:29

【摘要】：ARM CA5系列处理器是智能手机基带芯片中的主要处理器,主要完成智能手机和基站之间的数据同步和加密解密等功能。为了降低移动设备功耗,本文针对ARM CA5处理器开展了相关系统级低功耗设计工作,主要工作包括:1)对国内外常用的芯片低功耗方法进行了系统的研究,一方面,从数字电路角度对功耗的影响因素进行剖析;另一方面,结合公司项目特点,从系统级分析ARM CA5系列处理器功耗的来源。2)采用动态电压频率调整技术,即DVFS(Dynamic Voltage Frequency Scaling),通过系统功耗控制单元SPCU(System Power Control Unit)来配置和管理ARM CA5系列处理器的电压和频率,实现模块中各个内核在不同性能水平间的动态切换和LMU(Local Memory Unit)工作状态的动态调节,依据“升频先升压,降压先降频”的原则有序调整ARM CA5各个内核的供电电压和时钟频率,从而完成内核性能水平的切换,降低内核功耗。3)针对ARM CA5内部存储模块LMU,从工作模式方面进行低功耗设计,根据ARM CA5内核以及其他模块访问LMU的频率来动态切换LMU的工作模式,从而降低LMU部分的功耗。4)为了验证本文在ARM处理器CA5系列系统级低功耗设计的可行性,采用功耗仿真平台Power Artist对设计的门电路进行了功耗仿真。结果表明,采用DVFS技术后,ARM CA5内核部分的功耗降低了29%。LMU的静态功耗采用了本设计的方案后降低了60%以上。综上,本论文的设计方法可以有效降低系统功耗,在一定程度可以缓解智能手机芯片的功耗问题,具有较强的实践意义。
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TP332
【图文】：

示意图,功耗,短路,动态

在功耗组成方面，重点分析和研究了 CMOS 动态和静态以及功耗的影响因素，从而得到各个影响因素对功耗的作用。在低据芯片设计流程，从最初的系统级到最终的物理级进行了分析对行比较，结合本研究课题，选择适合本课题的低功耗技术。OS 电路功耗的组成S 电路功耗的主要来自于这两种：静态功耗和动态功耗。同时，根不同，我们又将动态功耗细分为动态开关功耗与动态短路功耗[111 动态功耗功耗一部分是由于输入端信号的变化时，输出端有电容充放电而动态开关功耗；另一部分是在输入端信号变化的过程中，N MOS通，产生了从电源到地的通路，而引起的功耗损失，称为动态短动态短路功耗产生原理

示意图,动态开关,功耗,电路

西安电子科技大学硕士学位论文.1 中所示，当 CMOS 的输入为非理想的阶跃脉冲时，在输入信降边沿的瞬间，输入端会经过 P 管和 N 管同时导通的电压区路功耗。其表达式为：maxshortsc DDP t V I fsct 是短路时间，DDV 为电源供电电压，maxI 是短路电流和充放时钟频率。动态开关功耗产生原理

示意图,多电源,示意图,电压

图 2.3 多电源电压结构示意图上图所示，在多电源电压结构示意图中，关键路径的 Cache RAMS 模块由最1.2V 供电，系统 CPU 模块处于 1.0V 的电压环境下运行，而对性能影响较小 SoC 的供电电压为最小的 0.9V。由此，这三部分的电压就可以单独进行控，实现电压动态管理。2）实现技术前系统级的低功耗技术实现技术和方式有下列几种：固定电压机制：为芯片中的不同模块划分为不同的电压域，采用的不同压来供电，但模块电压不支持电压源切换[13]。可切换电压机制：根据芯片的功能，将芯片中的不同模块设定为不同的压域，每个模块为单独的电压域，模块的电压支持电压源的切换，但只是几个设定的电压值之间[14]。动态电压和频率调节机制 DVFS：系统功耗控制单元 SPCU 根据 CPU工作负载状态来动态调节提供给 CPU 的工作电压和时钟频率，电压和

【参考文献】