基于PCI总线NT底层开发技术实现
发布时间：2020-08-14 09:24
【摘要】： 在军工靶场测量中,需要对快速运动的目标进行跟踪和测量,事后再对测量数据进行计算和分析。随着国防建设的不断发展,对靶场测量设备光电经纬仪所要求的跟踪精度要求越来越高。我们选择了大阵列高帧频的CCD像机对跟踪目标的图像信息进行快速提取。这样,对大量的图像信息进行快速准确的存储成为亟待解决的问题。根据上述需要,基于目前的计算机系统体系结构,我们需要开发高速的基于PCI总线的数字采集系统。 自行开发硬件设备要在Windows2000下工作必须有满足需要的驱动程序,这样用户模式的应用程序才能通过驱动程序提供的接口来控制通信,采集过程。开发处于核心模式的驱动程序和应用程序有很大的区别,这需要对系统内核有较深入的了解。 本文讨论基于Windows2000操作系统PCI设备驱动程序的实现。通过开发高效率的驱动程序,提高通信系统的传输速度和响应速度;使采集系统拥有更高的数据吞吐量,为事后分析工作提供充分的观测数据。首先分析主板结构和总线的发展,介绍了总线发展的前沿状况。在对PCI协议芯片工作过和应用特点进行深入分析的基础上,设计出基于PCI总线的数据采集卡。在分析Windows2000内核和WDM驱动模型的基础上,探讨开发了PCI串口通信卡驱动程序和利用多缓冲,多线程等技术实现基于DMA工作方式的高速采集的底层开发。
【学位授予单位】：中国科学院研究生院（长春光学精密机械与物理研究所）
【学位级别】：硕士
【学位授予年份】：2006
【分类号】：TP336
【图文】：
VPD(Vital Product Data)的 PCI 扩展 PCI 双地址周期，地址空间高达 4GB，具备 I2O 准备报文单元O V1.5 规范两个独立的可编程 DMA 控制器，每个通道均支持块和 Scatte 方式，DMA 通道 0 支持请求 DMA 方式I启动模式，PCI9054可插入类型1和类型2的配置周期。在P数据传送速率高达 133MB/s本地总线(Local Bus)直接接口 Motorola MPC850 或 MPC860 系系列，IBM PPC401 系列及其它类似总线协议设备。本地总线Hz；支持复用/非复用 32 位地址/数据；本地总线可为三种模式式和 J 模式总线时钟由外部提供，该时钟可和PCI时钟异步。具有8个32位器和 2 个 32 位 Doorbell 寄存器构示意图如下：
第二章 硬件原理设计的地址段期间失效则 DMA 控制器完成当前的长字传输。如果 DREQo#在PCI9054 拥有本地总线控制权的其它传输地址段，则 DMA 控制器完成当前的长字和一个附加的长字（这是允许 BLAST#输出在最后长字时声明）。如果DMA 的 FIFO 是在 DREQo#失效的数据段之后满或空，则第二个长字不传输。 硬件原理设计.1 数据传输存储硬件结构本采集卡工作原理主要是：首先根据数字图像信号特点，由复杂可编程逻辑(CPLD)根据帧、行同步信号提取有效数据信号完成数据同步，并对数据进定的预处理后，存入缓冲体 FIFO，FIFO 半满状态后，产生本地中断，通过I 中断通知到主机。在驱动程序的中断程序中通知应用程序，应用程序发起A 突发传输，传输完以后写到硬盘上。
第二章 硬件原理设计18。新型的 FIFO 提供可编程标志功能，例如，可以设置空加 m 或标志输出。输入为 D0~D17，输出为 Q0~17；具有 EF(全空)，FF(全满)，PAF(可编程几乎全满)，PAE(可编程几乎全空)，WEN(写使能)，RE控制信号。输入端口是用写时钟（WCLK）输入和写使能（WEN）制的。当 WEN 低有效时，在每个 WCLK 的上升沿时数据写入 FIFO。当效时，在每个 RCLK 的上升沿从 FIFO 中读出数据。RCLK 和 WCL钟可以独立的变化，不相互影响。输出端口使能（OE）为输出提供其结构引脚图如下：
本文编号：2792837
【学位授予单位】：中国科学院研究生院（长春光学精密机械与物理研究所）
【学位级别】：硕士
【学位授予年份】：2006
【分类号】：TP336
【图文】：
VPD(Vital Product Data)的 PCI 扩展 PCI 双地址周期，地址空间高达 4GB，具备 I2O 准备报文单元O V1.5 规范两个独立的可编程 DMA 控制器，每个通道均支持块和 Scatte 方式，DMA 通道 0 支持请求 DMA 方式I启动模式，PCI9054可插入类型1和类型2的配置周期。在P数据传送速率高达 133MB/s本地总线(Local Bus)直接接口 Motorola MPC850 或 MPC860 系系列，IBM PPC401 系列及其它类似总线协议设备。本地总线Hz；支持复用/非复用 32 位地址/数据；本地总线可为三种模式式和 J 模式总线时钟由外部提供，该时钟可和PCI时钟异步。具有8个32位器和 2 个 32 位 Doorbell 寄存器构示意图如下：
第二章 硬件原理设计的地址段期间失效则 DMA 控制器完成当前的长字传输。如果 DREQo#在PCI9054 拥有本地总线控制权的其它传输地址段，则 DMA 控制器完成当前的长字和一个附加的长字（这是允许 BLAST#输出在最后长字时声明）。如果DMA 的 FIFO 是在 DREQo#失效的数据段之后满或空，则第二个长字不传输。 硬件原理设计.1 数据传输存储硬件结构本采集卡工作原理主要是：首先根据数字图像信号特点，由复杂可编程逻辑(CPLD)根据帧、行同步信号提取有效数据信号完成数据同步，并对数据进定的预处理后，存入缓冲体 FIFO，FIFO 半满状态后，产生本地中断，通过I 中断通知到主机。在驱动程序的中断程序中通知应用程序，应用程序发起A 突发传输，传输完以后写到硬盘上。
第二章 硬件原理设计18。新型的 FIFO 提供可编程标志功能，例如，可以设置空加 m 或标志输出。输入为 D0~D17，输出为 Q0~17；具有 EF(全空)，FF(全满)，PAF(可编程几乎全满)，PAE(可编程几乎全空)，WEN(写使能)，RE控制信号。输入端口是用写时钟（WCLK）输入和写使能（WEN）制的。当 WEN 低有效时，在每个 WCLK 的上升沿时数据写入 FIFO。当效时，在每个 RCLK 的上升沿从 FIFO 中读出数据。RCLK 和 WCL钟可以独立的变化，不相互影响。输出端口使能（OE）为输出提供其结构引脚图如下：
【引证文献】
相关硕士学位论文 前1条
1 金招省;基于PCI总线的微型涡喷发动机控制系统研究平台设计[D];南京航空航天大学;2008年
本文编号：2792837
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2792837.html
