静态随机存储器灵敏放大器失调电压降低技术研究

发布时间：2020-08-18 14:27

【摘要】：在如今科技水平飞速发展的环境下,移动终端和智能家居已经普及在人们的生活中。为了满足人工智能对硬件设施的需求,工艺节点的持续更新换代,相同面积的晶圆中集成的晶体管也呈现出指数型增长的趋势。SRAM作为速度最快的存储设备,在SoC中所占比重也逐渐的增加,伴随着SRAM容量的增大,SRAM受到晶体管阈值电压不匹配的影响也越来越大。本文为了有效的降低灵敏放大器的失调电压,提出了一种自适应分布数字校准型灵敏放大器,进而加快SRAM的读取速度,减少功耗。本文主要工作如下:一、介绍了SRAM的整体架构,分析了读、写和保持三种工作状态,其中读操作为SRAM的时序关键路径。然后说明了灵敏放大器在读操作中发挥的作用,根据输入端数据的类型,灵敏放大器主要分为电压型灵敏放大器和电流型灵敏放大器两种。电压型灵敏放大器具备较为简单的电路结构,性能稳定高效,但是输入端需要一定的差分电压,因此受位线负载电容的影响较大。电流型灵敏放大器输入位线电流,速度快,不受位线负载电容的影响,但是电路结构较为复杂,工艺波动会严重影响其稳定性。对比分析了三种常见的灵敏放大器结构的优势,仿真验证了传统耦合锁存型灵敏放大器具备较为优异的抗工艺波动能力。二、分析差分型灵敏放大器失调电压产生原理,叙述了几种通过不同途径降低失调电压的校准方法,详细介绍了各种方案的电路原理和工作方式,通过仿真验证各种设计的失调电压改善效果,分析各自存在的优点和不足。三、本文提出了一种自适应分布数字校准型灵敏放大器,详细分析了电路结构,理论推导和工作原理。在增加少量外围电路的条件下,通过控制内部节点之间传输门NMOS栅压,可以减小晶体管失配的影响。校准后失调电压可以有效降低57.1%(TT工艺角下),并且在不同工艺角和温度下仿真验证自适应分布数字校准型灵敏放大器的效果,蒙特卡洛仿真结果显示校准后失调电压改善效果达49.9%～58.3%。
【学位授予单位】：安徽大学
【学位级别】：硕士
【学位授予年份】：2019
【分类号】：TP333;TN722
【图文】：

路线图,工艺发展,时间线,人工智能

７０多年来半导体集成电路的发展速度远远超过当时的预期，集成电路的发明推逡逑动了邋ＰＣ，穿戴设备以及医疗等设备的发展，极大的提高了人类的生活水平。如逡逑图１－１所示为不同工艺节点最初量产芯片的时间线，可以看出工艺发展的过程也逡逑符合ＩＴＲＳ反映的每２－３年缩放７０％的趋势，工艺节点的不断缩进，芯片的集成逡逑度也成倍的增长。从２００７年１１月份英特尔推出首款４５ｎｍ处理器（志强Ｘ５４００），逡逑在２１４邋ｍｍ２的芯片上集成了邋８．２亿个晶体管，时至今日（２０１８年）７ｎｍ己经开始逡逑量产，华为的麒麟９８０处理器在７４．１３ｍｍ２的芯片中更是容纳了邋６９亿个晶体管。逡逑根据ＩＲＤＳ邋２０１７路线图，下一个工艺节点为５ｎｍ，台积电已宣布将于２０１９－２０２０逡逑年期间量产５ｎｍ产品。逡逑＾邋ｂ邋ｍ逡逑ｎ逦Ｅｘｙｎｏｓ邋８８９５邋}0■个９８０逡逑Ｍ－５Ｙ７０逡逑１７邋３７７０Ｋ逡逑—逦＞７邋纳}艺逦『逡逑—１逦＞丨0纳}艺＞６９媝体管逡逑Ｘｅｏｎ邋５４００逦工艺，＞邋ｆｉｎｆｅｔ晶体ｉｆ逡逑￣￣ｒ＾ｒ邋＞逡逑＞邋面积：１６０ｍｍ２逡逑，３２纳}艺产丨４亿个晶体管逡逑／ｎ0１邋＞邋面积：８邋丨邋ｍｍ：逡逑Ｉ逦＞邋３．８２亿个晶体管逡逑—４５纳米工艺逡逑＞邋面积：２１４ｍｍ逡逑＞邋８．２亿个晶体管逡逑图１－１工艺发展时间线逡逑Ｆｉｇｕｒｅｌ－１邋Ｐｒｏｃｅｓｓ邋ｄｅｖｅｌｏｐｍｅｎｔ邋ｔｉｍｅｌｉｎｅ逡逑近几年

结构框图,晶体管组,存储阵列,晶体管

位线可以读出单元内存储的数据或者写入数据，通过字线与位线的配合逡逑可以准确的读写任何一个单元的数据。外围电路可以分为行列译码器、时序控制逡逑电路、灵敏放大器和输入输出驱动电路［］ＣＩ］。如图１－５为ＳＲＡＭ结构框图。逡逑！逦Ｍ列逡逑逦逦Ａ逦逦逡逑Ｉ逦１邋Ｉ邋［邋Ｉ邋｛邋［逦Ｍ邋丨逦！逡逑Ｉ逦土逦Ｉ逡逑Ｉ逦ｒ．：＝——：邋：邋｜逦＝二｜逡逑！邋１逡逑Ｉ邋Ｎ邋＿邋Ｉ邋Ｉ邋ｈ邋；邋Ｉ逦！逡逑１１．．邋－逦＂＞邋ｔ逦Ｉ逦ｉ－ＡＩ－４ＪＡ＿逦，卜对亍！逡逑行地址＾邋Ｊ邋Ｉ逦＇逡逑：１￣——Ｉ邋ｉ邋Ｉ逡逑｜邋－邋｜邋｜邋１逦——逦｜逡逑１逦１＝士李逦三三逦｜逡逑Ｉ逦逦＿！逦一：邋！＝＝逦丨逡逑１逦｜逦：逦＇逦：：：二＝甲＝写邋Ｊ邋Ｉ逡逑一——＾￣逦列译码器逦！逡逑时序逦Ｉ邋Ｉ邋ＩＴ－邋．．．．．．Ｔ邋Ｉ邋Ｉ邋Ｉ邋Ｉ逦｜逡逑Ｉ逦控制逦￣灵敏放大器逦Ｉ邋R`拙岫Ｉ逡逑Ｉ逦ｄｚ，逦逦邋ｙｊｌ＾ＡＬ逡逑｜逦逦逦邋输入输出驱动电路逦１逦｜逡逑Ｉ逦Ｉ逡逑图１－５邋ＳＲＡＭ结构框图逡逑Ｆｉｇｕｒｅ邋１－５邋Ａｒｃｈｉｔｅｃｔｕｒｅ邋ｏｆ邋ＳＲＡＭ逡逑传统的ＳＲＡＭ存储阵列单元是由两个ＰＭＯＳ晶体管与四个ＮＭＯＳ晶体管组逡逑成的，如图１－６所示，ＰＴＫＮＴ３和ＰＴ２、ＮＴ４分别构成了两个交叉耦合的反相逡逑器，ＮＴ１和ＮＴ２是控制存储单元数据读写的传输管。其中ＷＬ是控制传输管的逡逑字线信号，ＢＬ和ＢＬＢ是位线，用于存储单元数据读出或者写入，节点Ｑ和ＱＢ逡逑称之为存储节点

原理图,保持状态,写操作,工作状态

ＢＬ逦ＢＬＢ逡逑图１－６六管单元原理图逡逑Ｆｉｇｕｒｅ邋１－６邋Ｓｃｈｅｍａｔｉｃ邋ｏｆ邋６－Ｔ邋ｃｅｌｌ逡逑ＳＲＡＭ按照工作模式可以分成三种：读、写和保持。数据保持如图１－７邋（ｃ）逡逑所示，此时存储单元的内部存储节点上的数据不需要与外界发生数据交换，因此逡逑ＷＬ信号为低电平，ＮＴ１和ＮＴ２处于截止状态，节点Ｑ和ＱＢ数据未发生变化。逡逑ＳＲＡＭ数据写入如图１－７邋（ｂ）所示，假设存储单元初始数据为“１”，写入逡逑数据为“０”。首先根据外部输入的写入地址找到需要写入数据“０”的存储单元逡逑位置，将需要写入的数据传导到位线上。ＢＬ被置为“０”，ＢＬＢ被置为“１”。字逡逑线ＷＬ置为高电平，将传输管ＮＴ１和ＮＴ２开启，内部存储节点与位线发生数据逡逑交换，节点Ｑ通过传输管ＮＴ１向位线放电，当节点Ｑ电压下降到交叉耦合结构逡逑的数据翻转点时，ＰＴ２开启，节点ＱＢ充电后电位升高，同时ＰＴ１关断ＮＴ３导逡逑通

【相似文献】