车载系统中MIL-STD-1553B总线接口的设计
发布时间：2020-08-26 20:46
【摘要】： 现代汽车由于装备了大量的电子设备来满足排放，安全等要求，若采用常规点到点的方式，势必造成导线数量不断增加。为了减少车身线束，使用基于系统总线方式可以有效地将各个控制系统连接成为一个综合的系统，可以使汽车性能得到大幅度提高。MIL-STD-1553B作为国际广泛采用的多路数据总线标准，具有可靠性高、速度快、双冗余等特点。MIL-STD-1553B在航空等许多军事领域被广泛使用并已逐渐进入非军事应用领域，将MIL-STD-1553B网络融合到车电、车通系统中成为该综合系统的一部分，可以使汽车系统性能进一步提高。 针对此背景，本文在研究MIL-STD-1553B总线协议的基础上，提出了MIL-STD-1553B总线接口控制器的总体设计方案。根据项目要求，本文完成了以下工作： (1)阐述MIL-STD-1553B总体设计与组成。 (2)利用FPGA和VHDL语言实现曼彻斯特码编码、解码技术以及MIL-STD-1553B基本逻辑接口。 (3)根据MIL-STD-1553B网络协议，利用ARM控制器编程，实现数据存储和总线协议，并满足远程终端、总线控制器、总线监视器的接口要求。
【学位授予单位】：南京理工大学
【学位级别】：硕士
【学位授予年份】：2007
【分类号】：U463.6;TP336
【图文】：
良好的功耗特性。在此基础上，根据封装的物理尺寸定义裸片连接点的最大尺寸，装入尽可能多的逻辑结构和存储器块，而保证每种封装都装入最多的逻辑资源。 EP1C12是Cyelone凡，oA器件的典型器件，EPlelZ基本构架如图3.4.2.1所示。垂直结构的逻辑单元〔LE)、嵌入式存储块和锁相环(PLL)周围环绕着沁单元(IOE)，高效的内部连线和低延时的时钟网络保证了每个结构单元之I，eJ的时钟和数据信号的连通性。器件周围分区工作的阳单元被划分为不同的沁块。这些FO块支持一系列单端和差分UO电平标准，包括ssTL一2、SSTL一3以及最高 31IMbPs的LvDS接口标准。每个沁单元包含有3个寄存器，以实现双倍数据速率(DDR)的应用，另外还包含其他的刀O特性相关电路，如总线驱动能力可编程、总线保持以及电平摆率可编程等。UO块配备了专门的外部存储器接口电路。该接口电路大大简化了与外部存储器(包括DDRSDRAM和FCRAM器件)的数据交换过程，可以达到 266
一论义车载系统中MIL一S’I’D一!553B总线接日的设汁IiI，IC12器件由最多8个全局时钟线组成的全局时钟网络驱动。全局时钟网络结构如图3.4.2.2所示。从器件的任何位置都可以访问这些时钟线，它们的驱动源可以是输入引脚、锁相环的输出时钟、DDR月〕Cl接口的输入信号以及内部逻辑生成的输出信号等l’‘)]。tJr怕‘帐口州t饭J_l}伏卿
本文编号：2805674
【学位授予单位】：南京理工大学
【学位级别】：硕士
【学位授予年份】：2007
【分类号】：U463.6;TP336
【图文】：
良好的功耗特性。在此基础上，根据封装的物理尺寸定义裸片连接点的最大尺寸，装入尽可能多的逻辑结构和存储器块，而保证每种封装都装入最多的逻辑资源。 EP1C12是Cyelone凡，oA器件的典型器件，EPlelZ基本构架如图3.4.2.1所示。垂直结构的逻辑单元〔LE)、嵌入式存储块和锁相环(PLL)周围环绕着沁单元(IOE)，高效的内部连线和低延时的时钟网络保证了每个结构单元之I，eJ的时钟和数据信号的连通性。器件周围分区工作的阳单元被划分为不同的沁块。这些FO块支持一系列单端和差分UO电平标准，包括ssTL一2、SSTL一3以及最高 31IMbPs的LvDS接口标准。每个沁单元包含有3个寄存器，以实现双倍数据速率(DDR)的应用，另外还包含其他的刀O特性相关电路，如总线驱动能力可编程、总线保持以及电平摆率可编程等。UO块配备了专门的外部存储器接口电路。该接口电路大大简化了与外部存储器(包括DDRSDRAM和FCRAM器件)的数据交换过程，可以达到 266
一论义车载系统中MIL一S’I’D一!553B总线接日的设汁IiI，IC12器件由最多8个全局时钟线组成的全局时钟网络驱动。全局时钟网络结构如图3.4.2.2所示。从器件的任何位置都可以访问这些时钟线，它们的驱动源可以是输入引脚、锁相环的输出时钟、DDR月〕Cl接口的输入信号以及内部逻辑生成的输出信号等l’‘)]。tJr怕‘帐口州t饭J_l}伏卿
本文编号：2805674
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2805674.html
