高性能RISC处理器的SOC应用和后端设计

发布时间：2020-08-27 20:39

【摘要】：随着集成电路发展进入新的阶段,市场转向体积更小、功耗更低、成本更低、性能更高的片上系统(SOC)发展方向。SOC技术着眼于整个系统的功能和性能,采用软硬件协同设计技术和验证方法,利用IP复用及深亚微米技术,在单一芯片上实现复杂的系统功能。它能极大提高系统性能、减小功耗、降低系统成本,是未来信息产业的发展趋势。 PowerPC体系结构是一种精减指令集计算机( Reduced Instruction Set Computer,RISC)体系结构。本文研究了Xilinx公司Virtex-5 FXT系列FPGA中的硬核——嵌入式PowerPC处理器模块。参考该模块的处理器、总线、仲裁器等各部分的互连结构,构建并实现了基于PowerPC的SOC系统。在此基础上开发了测试软件,并通过AC-3音频5.1声道实时解码在FPGA开发板上完成了系统原型验证。在原型验证之后,对该SOC系统中最关键的PowerPC处理器进行了后端设计,包括将硬件描述语言逻辑综合、布局布线以及对布线结果的分析。如果有需要对系统进行裁剪、扩展并通过ASIC方式实现,该后端设计可以作为性能评估的一部分。本文主要完成的工作包括: 1.分析了用PowerPC处理器搭建的SOC平台的架构,并在此基础上对其子模块的设计与实现进行了研究。 2.搭建了包括地址映射、基础软件例程、系统初始化汇编程序和系统C语言在内的系统软件平台。 3.基于Altera的FPGA开发板,对本文构建的以PowerPC为核心的SOC系统进行原型验证。实验结果表明:该系统能够在Stratix II FPGA中实现,以40MHz的时钟频率完成AC-3音频5.1声道实时解码。 4.完成了对PowerPC处理器从硬件描述语言的综合与分析到布局布线的后端设计工作,并对布线后的版图进行了电源网络分析以及功耗分析,为进一步研究打下了基础。
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2011
【分类号】：TP332
【图文】：

真空电子管发明后，至今电子器件已经历了五代诞生，使电子技术出现了划时代的革命，它是现，也是微电子技术发展的标志。和单个电子管与降低电子设备的功耗和故障发生率，使得复杂功能。以往很多电路功能需要在电路板上实现，而都可以集成到小块芯片上。归功于半导体集成技今已经可以实现以往无法想象的复杂电路，电子成电路经历了小规模（SSI）、中规模（MSI）、大和甚大规模（ULSI）的发展过程，集成电路制造得到了长足的发展。

架构图,SOC系统,架构,硬件

并使得 SOPC开发周期缩短，从而使系统成本得以降低。嵌入式 PowerPC 处理器模块架构如图2-1 所示[9]，集成了 PowerPC 处理器、开关矩阵（Crossbar）、处理器本地总线 PLB（Processor Local Bus）、存储器控制器接口 MCI（Memory Controller Interface）、设备控制寄存器总线 DCR（Device Control Register Bus）、直接存储器访问控制器DMA（Direct Memory Access）Controller、辅助处理器单元 APU（Auxiliary ProcessorUnit）、中断控制接口、JTAG（Joint Test Action Group）接口、调试跟踪接口、复位、时钟以及功耗管理接口等。图 2-1 基于 PowerPC 的 SOC 系统硬件架构该嵌入式处理器模块包括主设备—处理器、总线—PLB、总线仲裁控制器——Crossbar、以及存储器控制器接口和从设备接口。通过 PLB 和 DCR 总线将它

架构图,架构,总线,处理器

完成对数据的存储和读取工作，与处理器的高速数据缓存互连。其中进取的 PLB 接口对数据操作是单向的，只能进行读取。而完成数据存储和LB 接口有写操作，也有读操作。这两个操作分别占用一条总线。因此处有三条与外部数据交换的 PLB 总线。这些总线不被其他任务共享，负责务。因此这个架构可以使处理器可利用的数据带宽达到最大化。外，处理器还可以通过 DCR 总线，APU 接口与外部交互。在本章的后续对这些内容进行介绍。

【参考文献】