基于多DSP系统互联关键技术的研究

发布时间：2020-09-12 11:52

　　随着DSP技术的飞速发展,目前,由于某些系统对信号处理的速度、规模要求越来越高,传统的单片DSP已经不能满足大量数据处理的要求,因此实时性强、精度高、具备高数据吞吐量的大规模并行信号处理系统是今后数字信号处理领域发展的一个重要研究领域。本论文以干涉型高光谱成像仪为背景,根据高光谱复原算法原理,采用多DSP互连技术,设计了一个基于多ADSP-TS101互连的数字信号处理模块,用于该高光谱成像仪的地面数据复原处理。本文研究的重点在于该数据处理模块的硬件实现,主要内容包括: 对本系统的核心芯片ADSP—TS101进行了详细的介绍,并着重介绍了DSP的并行结构,为后期的硬件设计打下了理论基础。高光谱成像仪的下行数据帧频为70Hz,数据大小为113M,为了满足其实时性处理要求,本系统采用多DSP并行处理结构,在此基础上,设计了多DSP并行处理的硬件系统。本文主要从多DSP模块的硬件接口电路、电源电路、时钟电路以及复位电路等方面介绍了系统的硬件设计过程。对多DSP数据处理模块的引导以进行了详细的介绍,主要包括:ADSP—TS101开发环境的介绍;系统初始化程序的介绍;多DSP程序引导的软件设计等。硬件设计是系统稳定性的根基,本设计属于高速数字电路设计范畴,因此本文从电路原理图设计,高速PCB设计以及散热等方面,详细介绍了在设计中应当注意的问题,将这些问题考虑进设计中,可以大大缩短开发周期。本论文创新点是:用于干涉型高光谱成像仪复原系统DSP硬件处理模块的设计以及相关的软件设计。
【学位单位】：中国科学院研究生院（西安光学精密机械研究所）
【学位级别】：硕士
【学位年份】：2009
【中图分类】：TP332
【部分图文】：

框图,内核,定时器,处理器

图2.5.定时器和通用l幼sP一Ts101石gersHARe处理器内核框图I/0ADSP一TS101有一个当可编程的计数器计满时，能够产生输出的MROE)。同样DSP也有4个可编程的1/0管脚(FLAG3一0)。这些管脚用作输入或者输出，当作为输出时，这些管脚可以驱动外围设备，作为输入能提供有条件的分支程序的测试。

框图,处理器,框图,程序控制器

图2.2ADsP一Ts101TigersHARC处理器外设框图1.2AOSp一丁5101的内部控制器1.程序控制器ADSP一TS101处理器的程序控制器可以支持以下功能:完全可中断模式，可以灵活的用汇编和C/C++进行编程，能高速的处理硬件中断而没有中断指令周期。8周期指令流水:3个周期取址流水、5个周期执行流水，运算结果在操作数有效的两个周期后得到。提供取址的内存地址，控制器的指令排队缓冲池(IAB)最多可以缓存5条取址指令行以等待执行，程序控制器从L气B中提取指令行，并将指

映射空间,统一编址,寻址空间,地址空间

ADSP一 TS1015处理器的32位地址总线总共提供了4G的寻址空间，而且其地址空间进行统一编址适合多片DSP的扩展。ADSP一 TS101的片内和外部的存储器都被建立在统一的存储器映射空间中，如图2.3中所示，它为系统中的所有单元都定义了地址空间。存储器映射空间分为三个存储区域:外部存储空间、多处理器空间和内部存储器，除了外部存储空间中的主机存储空间外，其它的每个存储空间都被划分为更小的存储空间。所以根据存储器的映射空间可以看出，一个32位的地址线可以分为5个部分来单独的进行描述，这5个部分中的每一个部分都分别对应着不同的存储空间，这5个部分所有的存储空间加在一起就是共为4G的映射存储空间

【参考文献】