一种高速、大容量图像存储系统设计

发布时间：2020-09-22 18:49

　　随着科技的发展,对图像存储系统的速度、容量、功耗、可靠性要求越来越高,如何开发出高质量的图像存储系统,实时快速的存储大量高速图像数据是本论文研究的关键。本文以研究高速、大容量视频数据的图像存储为目的,然后根据任务要求给出系统总体硬件设计和各个部分硬件的具体设计。分析了高速、大容量数据存储到低速器件的实现原理,详细论述了这样的数据是如何被存储的以及其FPGA接口控制逻辑设计。针对MC1311(基于Camera Link接口的CMOS彩色相机)相机,采用闪存Nand Flash作为存储介质,FPGA(现场可编程门阵列)为存储阵列的控制核心,设计完成了高速大容量图像存储系统。FPGA既可作为高速数据传输到FLASH的缓存,又能实现对FLASH的读、写、擦除操作的时序控制。文中重点描述了nandflash的读操作、写操作、擦除操作的实现原理和方法,针对外部高速图像数据的输入,引入了多级流水和并行处理技术,并自动屏蔽了FLASH的坏块,成功实现了用高密度、相对低速的FLASH存储器对高速图像数据的可靠存储。最后,传输存储阵列的图像数据时,采用千兆以太网与上位机通信,文中简单介绍了嵌入式系统的基本开发流程,并结合ARM-LINUX嵌入式系统简单介绍了基于以太网传输的硬件结构和软件设计。
【学位单位】：中国科学院研究生院（西安光学精密机械研究所）
【学位级别】：硕士
【学位年份】：2009
【中图分类】：TP333
【部分图文】：

示意图,信号接口,相机

)))))))))))))))))))))口口口口口口口口口口口口口口口口口口口口口口口口口口口月月月月月万万、、、!v、〕二。鑫鑫鑫鑫鑫鑫}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}e，。。、:，.v、，，。o鑫鑫鑫鑫图3CameraLink工作原理示意图本系统中，高速视频数据流通过相机的CameraLink端口以LvDS电平输出，相机发送端采用的发送芯片为DSgOCR287。相应的接收端口采用芯片DSgOCR288A〔“，〕接收并进行串并转换形成10路xsbit数据流以及控制信号。CameraLink端口同时还包含RS一644格式的相机控制信号，在相机接收端采用芯片DSgOLvO48A〔“〕，所以系统向相机发送命令应使用发送芯片DSgOLvO47〔‘2〕。综合起来，系统输入输出信号接口配置如下图所示:印鉴盆

框图,系统功能模块,框图,系统电路

上上位机机机数据传输板板图5系统电路板组成框图按照实现功能划分模块如图6所示:r一一~一一一一~~一~一~~一一一-一一~~一~~翼必粤:以太网传输:.l图6系统功能模块框图

数据存储,单片,时序,页寄存器

确定读写操作是在Flash上的哪个页进行的。其中，512B(或2048B)用存放数据，16B(64B)用于存放其他信息(包括:块好坏的标记、块的逻辑地址、内数据的ECC校验和等)。NAND设备的随机读取的效率很低，一般以页为单位进行操作。系统在每次读一页后会计算其校验和，并和存储在页内的冗余的16B内的校和做比较，以此来判断读出的数据是否正确。大块和小块NANDFLASH都有与页大小相同的页寄存器，用于数据缓存。当读数时，先从NANDFLASH内存单元把数据读到页寄存器，外部通过访问NANDFLASH工端口获得页寄存器中数据(地址自动累加);当写数据时，外部通过NANDFLASH1/端口输入的数据首先缓存在页寄存器，写命令发出后才写入到内存单元中。3.3.3KgKSG08UOI存储速度分析NANDFlash的数据存储采用页编程方式写入，KgKSG08UOI的页写入时序如图所示。

【参考文献】