兼容ARC指令集的RISC IP核的开发

发布时间：2020-09-29 17:07

　　当代超大规模集成电路设计与制造技术日趋成熟,微处理器特别是嵌入式微处理器的设计实现发展迅速,精简指令CPU (RISC)已成为SOC(片上系统)研究与开发的主题,而开发可配置性和可扩展性,使其能被用户或开发者配置扩展自己所需的性能从而获得特定的速度、功耗和特性,达到应用效率的最优化已成为微处理器设计的必然趋势。论文首先简单介绍了课题的目的和意义,概述了嵌入式处理器尤其是RISC处理器的发展及特点,说明了可扩展可配置处理器的发展概况。接下来本文探讨了ARC 600处理器的整体架构,简要介绍了该处理器的各种特性,详细分析了它的可扩展和可配置特性,介绍了ARC 600处理器核的32位/16位指令集设计。然后根据这指令集进行了ARC 600处理器结构设计和模块划分,给出了ARC 600处理核心的结构图,接下来详细介绍了寄存器组的划分和配置,描述了包括五级流水、取指接口、指令对准、LD/ST单元、主机接口和中断系统等各主要功能模块在系统中的地位和作用,以及详细的设计实现过程。系统设计完成之后,由于SOC设计验证的复杂性,系统验证平台在整个设计中具有非常重要的作用,所以本文搭建了自动化验证平台,然后描述了该平台的组成和运行方式,并在此基础上对设计进行了RTL级功能仿真验证,给出验证结果。最后用Design Compiler对设计进行了逻辑综合,本文详细介绍了综合设置和由可配置性决定的选项配置,说明了包括设计约束和优化约束在内的综合过程,给出了综合结果,最后静态时序分析和形式验证的结果表明综合完全正确。
【学位单位】：哈尔滨工业大学
【学位级别】：硕士
【学位年份】：2007
【中图分类】：TP332
【部分图文】：

结构框图,结构框图

图 2-1 ARC 600 结构框图Figure 2-1 Diagram of ARC 600 architecture(2) 预先和加速地址寄存器写回；静态指针支持；pc 相关选址；(3) 程序执行：5 级流水线；单周期指令；条件 ALU 指令；单周期立；单指令带延迟槽的转移和跳转；联合比较和转移指令；延迟通道实现；0 开销循环；中断和异常；异常级别；无屏蔽异常；屏蔽外部中断；(4) 扩展：111 个扩展双操作数指令代码；64 个用户扩展双操作数指令；28 个扩展核寄存器；32 位可寻址辅助寄存器组；16 个外部条件编码；配置寄存器；(5) 系统定制：主机接口；分离存储器控制器；分离载入/存储单元；分- 7 -

辅助寄存器,地址,符号地址,学位论文

哈尔滨工业大学工学硕士学位论文器的扩展分配位有符号地址进行短范围的寻址，辅助寄存器扩展的话，地址范围可达 0xFFFFFFFF，其中，另一半是用户可扩展的，如图 2-2 所示。

哈佛结构,存储器

图 2-3 基本存储器映射和有片外 RAM 的哈佛结构存储器映射Figure2-3 Basic memory map and Harvard with off-chip RAM memory map2.2.2.3 外围配置ARC 的外围都是存储器映射的，而任何对 BVCI 仲裁器的存取都要通过数据 cache，所以外围的存取都必须使能数据 cache 的旁路模式，即需要设置.DI后缀，从而避免对控制寄存器的缓存。外围用图 2-4 所示的格式映射到存储器中：其中 REG_NUM 是寄存器号，不同的寄存器地址对应不同的外围，这些地址都是长字对准的；INST 是指外围实例化，可以为 0-F，第 0 个外围映射到外围例化号码 0，第 1 个外围映射到外围例化号码 1，依此类推；PERIPH_TYPE 是外围类型，1 是 UART，2 是 EMAC；PAGE 是外围页起始地址（位 18 到可用存储器寻址的最高位）。缺省页设为 FC 从而给外围0x00FC0000-0x00FFFFFF 的页范围，页起始地址也是可配置的。图 2-4 外围映射格式

【参考文献】