基于JTAG的嵌入式硬件测试平台的设计与实现

发布时间：2020-10-01 17:53

　　随着嵌入式系统技术的快速发展,其应用越来越广泛,功能越来越复杂,硬件集成度越来越庞大。由于嵌入式系统设计的专有性,目前没有一个通用的用于嵌入式硬件系统测试的平台。为支持板上芯片或逻辑的测试,联合测试行动小组专门设计和定义了一种通用的芯片边界扫描结构及其测试访问端口规范,称为JTAG标准。但目前JTAG测试多在电路板一级对芯片或板上逻辑与连接进行测试、复位和系统调试,而对整个硬件系统的功能性并无太多关注。论文所要设计与实现的测试平台就是为测试嵌入式系统硬件功能性而提出的。论文以JTAG为基础,以地震数据采集站硬件板为测试项目,设计并实现了基于JTAG的嵌入式系统硬件测试平台。其主要组件包括JTAG接口构造、各硬件器件(ARM、单片机、SRAM、FPGA等)功能测试、串口驱动、显示与控制程序等。测试时通过在线仿真器连接该测试平台与被测嵌入式系统硬件,可以在屏蔽软件影响(不加载操作系统,不加载嵌入式应用软件)的情况下直接对各被测器件进行测试,最大限度地过滤干扰因素。该嵌入式系统硬件测试平台可以根据实际需求测试硬器件的功能完整性与可用性,达到故障定位,单板测试的目的。在实际应用中其具有部署便捷、操作简单、日志记录等特点。虽然该测试系统是专为采集站硬件板的测试而设计的,但其中包含的测试思想可以扩展到其它嵌入式系统。
【学位单位】：北京邮电大学
【学位级别】：硕士
【学位年份】：2010
【中图分类】：TP368.1
【文章目录】：
摘要
Abstract
第一章绪论
    1.1 课题背景
    1.2 课题内容及意义
第二章边界扫描技术
    2.1 边界扫描测试原理
    2.2 边界扫描器件标准结构
        2.2.1 测试存取通道
        2.2.2 TAP控制器
        2.2.3 指令寄存器
        2.2.4 数据寄存器组
第三章采集站硬件板
    3.1 采集站硬件板结构
    3.2 可测性及互通性分析
        3.2.1 外部接口电路分析
        3.2.2 ARM电路分析
        3.2.3 单片机电路分析
        3.2.4 采集站系统框架
    3.3 测试线引出
        3.3.1 供电接口
        3.3.2 ARM JTAG接口
        3.3.3 ARM USART接口
        3.3.4 单片机调试口
        3.3.5 单片机USART接口
第四章测试系统平台
    4.1 测试系统架构
        4.1.1 测试平台组件
        4.1.2 测试系统协议
    4.2 ARM测试子系统
        4.2.1 硬件环境
        4.2.2 软件环境
        4.2.3 工程代码
        4.2.4 测试流程
    4.3 单片机测试子系统
        4.3.1 硬件环境
        4.3.2 软件环境
        4.3.3 工程代码
        4.3.4 测试流程
    4.4 FPGA测试子系统
第五章测试项目
    5.1 ARM测试
        5.1.1 ARM Remap
        5.1.2 Parallel I/O测试
        5.1.3 On-Chip SRAM测试
        5.1.4 On-Chip FLASH测试
        5.1.5 USART本地自环测试
    5.2 External SRAM测试
    5.3 FPGA测试
        5.3.1 FPGA配置测试
        5.3.2 LED控制与I/O读写测试
    5.4 单片机测试
        5.4.1 EEPROM测试
        5.4.2 FLASH测试
        5.4.3 USART自环测试
第六章测试结果输出
    6.1 串口引出
        6.1.1 RS232定义
        6.1.2 TTL转RS232
    6.2 串口驱动
    6.3 测试显示与控制程序
        6.3.1 MSComm控件
        6.3.2 测试结果显示与流程控制
第七章总结与展望
参考文献
致谢
作者攻读学位期间发表的学术论文目录

【相似文献】