基于TMS320C6713的DSP系统软件设计与实现

发布时间：2020-10-12 08:17

　　 本文主要阐述了基于TMS320C6713的嵌入式系统中1553B总线、多路高速串口的设计与实现。首先研究了TMS320C6713 DSP处理器的芯片架构及应用开发实例,详细地设计了DSP扩展模块的逻辑设计,并进行了DSP最小系统软件设计及实现。然后对以SC28L202为核心的多路高速串口的设计与实现方案进行了详细讨论,通过分析相应的软件配置实现了多路高速串口模块的扩展。接下来研究了1553B总线的相关协议及外部连接接口,叙述了1553B总线RT模式的软件实现和测试过程。 本系统将DSP强大的数据处理能力、CPLD的灵活性和1553B总线的分布处理、集中控制和实时响应的特点相结合,具有系统集成度高、处理速度快以及较强的通用性和可扩展性。 该设计方案为基于DSP的嵌入式系统中1553B总线接口适配器及多路高速串口扩展的深入研究,提供了一种通用的可行的解决方案,同时也为其它基于DSP的嵌入式系统的设计提供一定的参考。
【学位单位】：西安电子科技大学
【学位级别】：硕士
【学位年份】：2009
【中图分类】：TP368.1
【部分图文】：

第2章系统框架及最小系统实现的组合逻辑为:中需要复位信号的器件有:TMS32OC6713、1553B总线协议芯片及多28L202芯片。SP晶振电路对DSP外接时钟的倍频可以使系统工作在225MHz内的特定频率下[8]本文设计中，DSP的外接输入时钟是通过外部有源晶振提供，连接到(204号)引脚。R矛用国国国口口

在串口中cPLD的测试可以分为功能仿真测试及系统测试[2sl，系统测试主要是在功能测试完成后进行，在调试过程中考虑到仅测试CPLD部分不太方便，直接将CPLD与DSP一起进行调试测试，这样系统测试部分与多路高速串口测试重ZSCPLD功能测试主要是将连接到DSP与CPLD的控制信号进行功能验证，对接口中的读/写时序信号、串口片选信号、中断请求、中断响应、中断向量码值等进行测试卿l。3.4.2多路高速串口发送接收测试在系统中串口部分的主要功能是接收来自外部的信息，再按要求进行处理后发送到相应的通道内，接收数据采用中断进行处理，一方面可以提高整个系统的性能，使DSP有更多的时间处理其它的任务，另一方面，系统的实时性也会有相应的提高。在串口接收部分，利用串口调试助手辅助工具进行测试，模拟外部数据的产生(从O到OX下F)，经过串口到达DSP中，接收测试结果图如图3名所示。
【参考文献】

相关期刊论文 前5条

1 郭在华;何建新;;基于TMS3206C6701高速浮点DSP的EMIF接口电路设计[J];成都信息工程学院学报;2006年05期

2 李尚柏 ,郑高群 ,唐章利;TMS320C5409 DSP时钟的编程控制[J];电子技术;2003年03期

3 刘承;刘向东;李黎;;RS-422串口通信在DSP中的设计与应用[J];工业控制计算机;2006年03期

4 刘小芳,曾黄麟,吕炳朝;单片机的多串口扩展技术的设计[J];计算机测量与控制;2004年11期

5 林强,熊华钢,张其善;DSP在1553总线接口技术中的应用[J];微计算机应用;2004年03期

本文编号：2837895