X-DSP可测性设计与片上调试技术的研究与实现

发布时间：2020-10-13 15:31

　　 随着芯片规模的增大和复杂度的上升,片内信号的观测和控制更加困难,对芯片的测试及调试的难度也在不断上升,芯片的测试和调试问题成为制约整个行业发展的重要因素。如何合理地对数字信号处理器进行可测性设计、建立调试支持成为数字信号处理器设计的核心问题之一。 X-DSP是作者参与研制的一款高性能低功耗DSP。它具有高级的改进哈佛结构,带有专用逻辑功能的CPU,片内存储器,片内外设和高度专业化的指令集。 本文根据X-DSP的体系结构特点及X-DSP对测试的具体需求,提出并实现了包含边界扫描设计和内部全扫描测试技术在内的一整套可测性设计方案。该方案充分考虑了X-DSP的内部结构,以IEEE1149.1标准为基础,有针对性的选择了一系列成熟可靠的可测性技术和方法,充分利用X-DSP所具有的处理能力和CPU特有的地址、数据总线结构,在尽量少的增加测试开销的前提下很好的满足了X-DSP对测试的需求。本方案采用自主设计扫描单元的方法实现,大大的提高了设计的灵活性,为调试与测试的接口整合提供了支持。 本文深入研究了X-DSP在系统级、指令级、硬件结构级等不同层次上对调试的需求,在上述测试结构的基础上设计了简洁高效的片上硬件调试结构,以很少的调试硬件代价提供了很强的调试能力,通过扫描链结构实现了高效的调试通信和控制通路,支持硬件设计人员对X-DSP内部状态的控制和观察以及对用户程序的调试分析,很好的满足了X-DSP不同层次的调试需求。 同时本文将调试结构、内部扫描和边界扫描集成在一起,使其共用测试引脚,降低了因测试而带来的芯片引脚开销。 为了保证设计的正确性,本文最后对该结构进行了较为完备的测试码开发和功能验证,验证结果表明本文实现的测试与片上调试逻辑运行正确。该结构已经在投片后的X-DSP芯片中得到了实际应用。在投片后的验证过程中,该结构配合X-DSP的集成开发环境,可以实现用户程序的加载、运行、调试和分析。板级调试的实际结果表明,该结构能够正确运行。
【学位单位】：国防科学技术大学
【学位级别】：硕士
【学位年份】：2009
【中图分类】：TP368.11
【部分图文】：

图2.IX一DSP总体结构图X一DSP的总体结构如图2.1所示，主要可分为CPU内核，片内外设和片三丈部分。CP刃内核X一DSP的CPU采用了拥有3条独立的16位数据存储总线和1条程序存

国防科学技术人学研究生院_l_程硕十学位论文态机处于下按Test一Logic一Reset状态;TRST上升为高电平后，TAP控制器阵TMS控制Test一Logie一Reset叶RunTest/ldle一Seleet一DR一Sean*Capture一DR*Shift一DR弓Exitl·DR弓Pause一DR弓ExitZ一DR*UPdate一DR*RunTest/ldle*Seleet一DR一Sean叶Select一IR一Sean叶C叩ture一IR*Shift一IR*Exitl一IR*update一IR顺序进行状态转换，与设计状态转换一致。

图 5.2TAP状态机波形5.42扫描过程验证本过程验证了扫描通路和旁路设置。如图5.3为扫描链8进入扫描状态的模拟波形。首先通过cHAIN‘SL指令设置旁路控制寄存器的值为FEFh，表示选中扫描链8接入TDI和TDo之间，然后SCAN指令发出后进入扫描状态，扫描单元中的值随铡试时钟TCK根据功I设定的值更新，同时原有的值串行移位至TDO。图5.3扫描部分波形图5.4为外设扫描链中DMA部分模拟波形，主要验证了外围设备扫描链选择功能的正确性(为了方便观察本图将中间部分扫描过程剔除，仅余下开始和结束部分)。由图中可以看到当TRST由低电平变高时ECO，ECI
【参考文献】

相关期刊论文 前5条

1 周树杰,林小竹,周智坚;嵌入式系统的调试方案[J];北京石油化工学院学报;2001年02期

2 叶波，韦和民，郑增钰;多链扫描可测性设计中扫描链的选取[J];电子学报;1997年02期

3 徐国强,王玉艳,马鹏,章建雄;基于微处理器的可测性设计[J];计算机工程;2002年09期

4 王丹萍,汪毓铎,秦化渤;嵌入式系统的设计与调试技术[J];辽宁工学院学报;2004年06期

5 孙桂花,陈章龙,崔亮;嵌入式处理器调试系统的设计考虑[J];计算机工程与设计;2005年06期

本文编号：2839354