8位MCUIP核的设计

发布时间：2020-10-20 05:55

　　 8051单片机具有系统结构简单、价格低廉等优点,在我国已经得到了非常广泛的应用。然而,受固有结构限制,其速度、规模、性能等指标越来越难以满足应用需求。随着电子设计自动化(EDA)的发展,IP设计已成为大规模集成电路设计的方向。开发具有自主知识产权的IP核,不仅具有广泛的应用前景,而且对提高我国集成电路设计和应用水平具有重要意义。 本文在对典型8051单片机的结构和功能进行充分研究的基础上,采用功能划分与综合连接的方法重新划分了8051体系结构及组织结构功能模块,给出了其整体结构的设计及其综合方法。在具体实现上,在QuartusⅡ软件平台的架构下,应用VHDL语言给出了MCU IP核的总体架构及其各个子模块程序的功能实现,并在此基础上将各个模块集成和综合,实现了一个完整的MCU IP软核。 在上述实现的基础上,对MCU IP软核的各个子模块和体系结构进行了仿真验证。结果表明：所设计的微处理器核在最高时钟频率和最高指令执行速度方面均优于传统典型微控制器MCS-8051。同时,该MCU IP核具有可读性好、易于扩展、易于升级、易于移植的特点,适用于教学应用实践。
【学位单位】：哈尔滨工程大学
【学位级别】：硕士
【学位年份】：2009
【中图分类】：TP368.11
【部分图文】：

图3.3译码与控制分配模块RTL局部图3.2.2逻辑运算模块逻辑运算模块主要是实现相应的逻辑运算、移位指令运算及比较指令等相关运算，其RTL图如图3.4所示。当指令代码经译码与控制分配模块译码后若选通了逻辑运算模块，并提供相应的操作代码和操作数后，逻辑运算模块开始进行相应的工作。在VHDL语言中，逻辑运算非常容易实现，可以直接利用相应的与(and)、或(or)、非(not)等语句实现。如逻辑与指令的实现如下:result--o<=op_a--iandoP少_i:Cy--。<=cy--l;移位指令的实现是通过VHDL语言的并联赋值语句实现的，如带进位循环左移指令的实现如下:

3.2.3加减法模块加减法模块主要用来实现算术逻辑模块算术运算中的加减法运算，由于减法运算的实现也可以转化成加法运算，因此加减法模块的实现实质就是加法器的设计，实现后的加减法模块RTL图如图 3.5所示。其中输入端口18个，两个8位的操作数端口叩a_i和叩b_i，用于存放加数和被加数:一个状态位cy--i，即低位的进位输入;另一个输入端为加减法选择信号addsub_i，高电平时为加法操作，低电平时为减法操作。输出端口1个，包括8位的运算结果输出端口rslt_。，两位的进位状态标志位cy--。和一位溢出状态标志位cv。。设计采用组合逻辑设计方法，所以对于设计的关键部分，并行进位的产生有一定的要求，即vHDL语言中的进位信号的表示应使用变量(variable)，而不能使用信号量 (signal)。因此在VHDL语言中，可直接按照公式的要求进行编写代码，其结果将由信号rslto代出加减法模块，返回到译码与控制分配模块中。{3d选gJ匕〔add弓U匕C丫C丫

乘法模块RTL图
【引证文献】

相关硕士学位论文 前1条

1 王学德;兼容PIC16F62X指令集的8位MCU IP核的研究与设计[D];西安电子科技大学;2012年

本文编号：2848313