基于PCI总线的人体反应速度测试系统
发布时间：2020-10-23 02:17
【摘要】： 本文开发了一个基于PCI总线的数据采集设备,用于完成对人体反应能力的测试。论文介绍了PCI总线规范、体系结构、工作原理和基本操作,说明了基于PCI总线的人体反应速度测试系统的方案框架思想、硬件设计与实现、软件设计与实现、算法描述、系统调试等方面的工作。 目前针对人体反应速度的测试,广泛应用的计量时间方法是依据电容的充放电时间来测定的,这显得粗糙进而缺乏精确性。并且,已知的正常人的反应能力均在毫秒级水平。这就要求更加精准的数据采集与分析技术。我们知道在一定的CPU处理能力下,采取某种先进的总线技术可以很大程度的提高通信的速度和准确性。目前十分先进的总线机制就是PCI总线,所以我们试图开发一种基于PCI总线的数据采集设备来完成对人体反应能力的测试。通过对此数字量数据采集卡的研发,我们几乎能够掌握所有PCI总线设备的开发方法和共同思路,为其它PCI功能设备的研发指出了一般的框架。 论文第2章论述了PCI总线规范中总线协议和对配置空间的访问以及基本传输过程和终止的实现思想。 PCI总线接口的实现方法主要有以下两种:1)专用的PCI接口芯片。2)基于CPLD或FPGA设计PCI接口。本文采用前一种方法。 市场上有专用的PCI总线协议接口芯片,除了完整的实现PCI总线协议之外还提供了易于使用的用户接口。使用这些专用芯片,开发周期短,不用设计复杂的接口逻辑,也不需要完全理解PCI规范的细节。缺点是用户可能只使用到专用芯片的一部分功能,会造成一定的资源浪费。本文第2章主要分析和介绍了PLX公司的PCI9052芯片的主要特点和器件功能。 论文第3章至第5章为论文主体部分。实现了基于PCI9052数据采集卡的人体反应速度测试系统详细设计。本文开发的PCI数据采集设备不仅可以应用于人体反应速度的测量,它能应用在所有数字量的采集与控制系统中。成本很低,稳定性和准确性非常好。经过拓展可应用在工业控制的众多领域。
【学位授予单位】：吉林大学
【学位级别】：硕士
【学位授予年份】：2007
【分类号】：TP274;TP336
【图文】：
图 2.1 PCI 总线信号Fig.2.1 Signal of PCI local bus在图 2.1 中，PCI 引脚定义按照功能排列，信号后面具有“#”标志的，表示该信号是低电平有效；否则是高电平有效。下面是引脚信号类型定义。in Input（输入）：是一种只用于输入的标准信号。这里所谓的输入是指从主板上输出到 PCI 设备上的信号，比如时钟信号、复位信号和电源信号等。out Output（输出）：是一种标准的有效驱动输出信号。这里所谓的输出是指从 PCI 设备上输出到主板上的信号，比如 TDO 信号和 REQ#信号等。t/s Tri-State（三态）：是一种双向的、三态的输入/输出引脚。s/t/s Sustained Tri-State（持续三态）：是一种每次由一个且只由一个单元拥有并驱动的低有效、双向的三态信号。o/d Open Drain（漏极开路）：允许多器件共用，可作“线或”用。PCI总线信号描叙如表 2.1—2.6 所示[2]。6
J 模式（复用模式）；SEEPROM 接口（93CS46）。其中S59XX系列的接口中Pass_Thru是从模式接口，其不如PCI905X系列的C模式或仿ISA接口使用方便，它是地址与数据复用的，它的分离处理比较复杂，用户在分离时还需考虑数据总线的宽度以及I/O、Memory空间是在S59XX系列的PCI配置空间的哪一些基地址寄存器中方可正确处理。而PCI905X则只要配置一些寄存器即可，而不用在其外部弄一个很复杂的电路来支持其工作。特别对于老的ISA板转PCI，PCI9052 则更是首选，因为其内部集成有相关转换电路，用户不用考虑在外部对PCI信号作相关处理[15]。由上可见，我们在设计电路时要多方考虑，在作出对芯片的选择后方可进入实质的设计。本系统的 PCI 接口卡设计采用了 PLX 公司的 PCI9052 芯片。下面将对它的功能进行详细介绍。2.3 PCI9052 功能特性PCI9052是PLX公司继PCI9050后推出用于低成本适配器的总线目标接口芯片，它完全符合PCI2.1规范。PCI9052内部原理图如图2.2所示[16]。PCI9052与PCI9050一样提供用于适配卡的小型而高性能的PCI总线目标(从属)接口，使ISA适配器可以迅速、低成本地转换到PCI总线上。PCI9052使适配卡上的I/O数据传送从ISA总线速度的8MHz加速到PCI的33MHz，可实现峰值132MB/S的数据传输能力。
图 2.3 PCI9052 信号接口示意Fig.2.3 Signal of PCI9052 interfacePCI9052 的主要特点如下：1) 符合PCI2.1规范的目标，接口芯片支持低成本从属适配器。2) 支持Direct Slave(Target)数据传输模式，从PCI总线到局部总线零突发Memory读写或I/O寻址操作。可读写双向FIFO,用于高性能突发传输。总是突发传输，但局部总线可以设置为突发传输或单周期操作。3) ISA模式支持PCI总线到ISA总线的单周期存储器(8位、16位)读写和I4) 支持来自两个局域总线的中断，生成PCI中断，或通过软件写内部寄断位。5) PCI9052局部总线接口由局部TTL兼容时钟驱动，又产生一个必要的内这个时钟异步于PCI时钟，允许局部总线以独立于PCI时钟的速率运fered PCI时钟BCLKO可以通过50Ω的电阻与局部总线时钟LCLK相连。6) 可编程的局部总线配置，支持多路复用和非多路复用8位、16位和32域总线。当配置为复用方式时，有四个局部字节使能线LBE[3:0]#,26位A[27:2]，8 位、16位和32位数据线LAD[31:0]；当配置为非复用方式时，部字节使能线LBE[3:0]#,28位地址线LA[27:0],8位、16位和32位数
【引证文献】
本文编号：2852416
【学位授予单位】：吉林大学
【学位级别】：硕士
【学位授予年份】：2007
【分类号】：TP274;TP336
【图文】：
图 2.1 PCI 总线信号Fig.2.1 Signal of PCI local bus在图 2.1 中，PCI 引脚定义按照功能排列，信号后面具有“#”标志的，表示该信号是低电平有效；否则是高电平有效。下面是引脚信号类型定义。in Input（输入）：是一种只用于输入的标准信号。这里所谓的输入是指从主板上输出到 PCI 设备上的信号，比如时钟信号、复位信号和电源信号等。out Output（输出）：是一种标准的有效驱动输出信号。这里所谓的输出是指从 PCI 设备上输出到主板上的信号，比如 TDO 信号和 REQ#信号等。t/s Tri-State（三态）：是一种双向的、三态的输入/输出引脚。s/t/s Sustained Tri-State（持续三态）：是一种每次由一个且只由一个单元拥有并驱动的低有效、双向的三态信号。o/d Open Drain（漏极开路）：允许多器件共用，可作“线或”用。PCI总线信号描叙如表 2.1—2.6 所示[2]。6
J 模式（复用模式）；SEEPROM 接口（93CS46）。其中S59XX系列的接口中Pass_Thru是从模式接口，其不如PCI905X系列的C模式或仿ISA接口使用方便，它是地址与数据复用的，它的分离处理比较复杂，用户在分离时还需考虑数据总线的宽度以及I/O、Memory空间是在S59XX系列的PCI配置空间的哪一些基地址寄存器中方可正确处理。而PCI905X则只要配置一些寄存器即可，而不用在其外部弄一个很复杂的电路来支持其工作。特别对于老的ISA板转PCI，PCI9052 则更是首选，因为其内部集成有相关转换电路，用户不用考虑在外部对PCI信号作相关处理[15]。由上可见，我们在设计电路时要多方考虑，在作出对芯片的选择后方可进入实质的设计。本系统的 PCI 接口卡设计采用了 PLX 公司的 PCI9052 芯片。下面将对它的功能进行详细介绍。2.3 PCI9052 功能特性PCI9052是PLX公司继PCI9050后推出用于低成本适配器的总线目标接口芯片，它完全符合PCI2.1规范。PCI9052内部原理图如图2.2所示[16]。PCI9052与PCI9050一样提供用于适配卡的小型而高性能的PCI总线目标(从属)接口，使ISA适配器可以迅速、低成本地转换到PCI总线上。PCI9052使适配卡上的I/O数据传送从ISA总线速度的8MHz加速到PCI的33MHz，可实现峰值132MB/S的数据传输能力。
图 2.3 PCI9052 信号接口示意Fig.2.3 Signal of PCI9052 interfacePCI9052 的主要特点如下：1) 符合PCI2.1规范的目标，接口芯片支持低成本从属适配器。2) 支持Direct Slave(Target)数据传输模式，从PCI总线到局部总线零突发Memory读写或I/O寻址操作。可读写双向FIFO,用于高性能突发传输。总是突发传输，但局部总线可以设置为突发传输或单周期操作。3) ISA模式支持PCI总线到ISA总线的单周期存储器(8位、16位)读写和I4) 支持来自两个局域总线的中断，生成PCI中断，或通过软件写内部寄断位。5) PCI9052局部总线接口由局部TTL兼容时钟驱动，又产生一个必要的内这个时钟异步于PCI时钟，允许局部总线以独立于PCI时钟的速率运fered PCI时钟BCLKO可以通过50Ω的电阻与局部总线时钟LCLK相连。6) 可编程的局部总线配置，支持多路复用和非多路复用8位、16位和32域总线。当配置为复用方式时，有四个局部字节使能线LBE[3:0]#,26位A[27:2]，8 位、16位和32位数据线LAD[31:0]；当配置为非复用方式时，部字节使能线LBE[3:0]#,28位地址线LA[27:0],8位、16位和32位数
【引证文献】
中国硕士学位论文全文数据库 前2条
1 付明明;基于PCI总线的数据采集系统设计与实现[D];河北科技大学;2011年
2 高景阳;嵌入RSA加密算法网络加密卡驱动程序的实现[D];黑龙江大学;2013年
本文编号：2852416
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2852416.html
