基于DDS技术的虚拟式任意波形发生器研究
发布时间:2020-10-28 17:30
波形发生器是一种常用的电子测量仪器。传统的波形发生器是由分立元件或模拟集成电路构成,其电路结构复杂,调试难度大,且不易程控,更重要的是只能产生几种常规波形。而在现代电子测量和自动控制等领域,经常要求波形发生器能够产生更加复杂甚至是任意波形,以满足各种测试和实验的需要,于是任意波形发生器应运而生。 为了解决传统波形发生器的诸多弊端,增强波形发生器的功能和灵活性,本文在研究直接数字频率合成(DDS)技术的基础上,利用FPGA器件的硬件特点,结合虚拟仪器技术,提出了任意波形发生器的软、硬件设计方案,并将整个仪器功能划分为现场可编程门阵列(FPGA)器件、外围硬件电路和上位机软件三部分来实现。 本文对DDS的基本原理和输出频谱特性进行理论分析,总结出杂散分布规律。同时以DDS的频谱分析为基础,给出了几种改善杂散的方法。本文采用傅立叶变换的方法对相位截断时DDS杂散信号的频谱特性进行深入的研究,得到了杂散分布的规律性结论,并用Matlab软件进行仿真验证。 由于DDS技术具有频率分辨率高、频率转换速度快等优点,所以本文采用DDS技术来合成所需要的波形。而DDS技术的实现依赖于高速、高性能的数字器件,因此本文将FPGA器件和DDS技术相结合,确定了FPGA器件的整体设计方案,详细说明了各个模块的功能和设计方法,并对其关键部分进行了优化设计,从而实现了波形发生器数字电路部分的功能。为了得到满足设计要求的模拟波形,本文还设计了幅度控制、D/A转换和低通滤波等外围硬件电路,最终构建了一个通用的完全可编程控制的波形发生器硬件平台。 在Visual C++6.0环境下用C++语言编写上位机软件部分,结合程序流程图,完成了虚拟面板和驱动程序的设计,实现了通过计算机的增强性并口(EPP)实时控制波形发生器的功能。软件设计中虚拟面板的设计尤为重要,它不仅要产生波形数据并显示所需要的波形,还要完成与外部硬件电路的通信,以达到控制波形产生的目的。 对设计的功能进行实验测量,通过对实验结果的分析可知,此任意波形发生器输出波形的种类多,精度高并且控制灵活方便,因此本设计方案能够达到预期的性能指标。
【学位单位】:山东大学
【学位级别】:硕士
【学位年份】:2007
【中图分类】:TP346
【部分图文】:
地址译码器的工作。地址译码器采用3一8译码器,它的输入地址信号是数据/地址线经过数据/地址分离模块后得到的。数据/地址分离模块及地址译码器的结构示意图如图4.2(a)所示,功能仿真结果如图4.2(b)所示。...........d口二D】q口二0]]]「「「 ]]]ENNN...d口二0]q口 ~0]]] EEENNN,,a份~0]y口二 D]]]··户〔 NNN.Q‘口O甘D..iY7.v9.....-:图4.2(a)数据/地址分离模块及地址译码器的结构示意图0508000︸ BHHHHH姗 r1te:试strobe戈田strobe田AD田DB田Y图4.2(b)数据/地址分离模块及地址译码器的功能仿真图 4.4DDS模块的设计DDS模块即波形产生电路是FPGA器件设计的核心,结构示意图如图4.3所示。
山东大学硕士学位论文本设计中,32位的相位累加器采用8级4位的流水线结构,结构示意图如图4.4所示,其中每一级的加法器都采用4位超前进位加法器结构,寄存器采用带有异步复位的D触发器(DFF)来构成。Fre[Fre【277.,24]Fre【7..41Fre[3 111111111111111111111· · DDDDDDDDDDDDDDDDDDDFFFFFF· DFFFFFFFF ........................... 44411111111111········ ·· DFFFF ............... ...0]]]]]]]]]]] DDDDDDDDDDDDDDDDDDDFFFF JJJKKKKKKKKKKK OOOOOOOOOOOOOOOOOOOQQQ >>>QQQSET图4.4相位累加器的流水线结构示意图由于采用了8级流水线,所以从图4.4中可以看出,数据从输入到输出要经过8个4位D触发器才能得到运算结果,也就是说要经过8个时钟周期后才能得到累加结果。但是,由于在每个时钟中都有数据输入到各级流水线,各级同时进行累加,并将结果同时输出
同步是使各级累加结果同时输出。由于相位累加器只用了高8位去寻址波形存储器,因此本文只在相位累加器高8位的输出端增加了同步寄存器,这样既节省了资源,又对结果没有任何影响。相位累加器的功能仿真图如图4.5所示。 resetHO} elkHz{;卜freqword代…}; romaddr;代…田日,到到到到图4.5相位累加器的功能仿真图
【引证文献】
本文编号:2860389
【学位单位】:山东大学
【学位级别】:硕士
【学位年份】:2007
【中图分类】:TP346
【部分图文】:
地址译码器的工作。地址译码器采用3一8译码器,它的输入地址信号是数据/地址线经过数据/地址分离模块后得到的。数据/地址分离模块及地址译码器的结构示意图如图4.2(a)所示,功能仿真结果如图4.2(b)所示。...........d口二D】q口二0]]]「「「 ]]]ENNN...d口二0]q口 ~0]]] EEENNN,,a份~0]y口二 D]]]··户〔 NNN.Q‘口O甘D..iY7.v9.....-:图4.2(a)数据/地址分离模块及地址译码器的结构示意图0508000︸ BHHHHH姗 r1te:试strobe戈田strobe田AD田DB田Y图4.2(b)数据/地址分离模块及地址译码器的功能仿真图 4.4DDS模块的设计DDS模块即波形产生电路是FPGA器件设计的核心,结构示意图如图4.3所示。
山东大学硕士学位论文本设计中,32位的相位累加器采用8级4位的流水线结构,结构示意图如图4.4所示,其中每一级的加法器都采用4位超前进位加法器结构,寄存器采用带有异步复位的D触发器(DFF)来构成。Fre[Fre【277.,24]Fre【7..41Fre[3 111111111111111111111· · DDDDDDDDDDDDDDDDDDDFFFFFF· DFFFFFFFF ........................... 44411111111111········ ·· DFFFF ............... ...0]]]]]]]]]]] DDDDDDDDDDDDDDDDDDDFFFF JJJKKKKKKKKKKK OOOOOOOOOOOOOOOOOOOQQQ >>>QQQSET图4.4相位累加器的流水线结构示意图由于采用了8级流水线,所以从图4.4中可以看出,数据从输入到输出要经过8个4位D触发器才能得到运算结果,也就是说要经过8个时钟周期后才能得到累加结果。但是,由于在每个时钟中都有数据输入到各级流水线,各级同时进行累加,并将结果同时输出
同步是使各级累加结果同时输出。由于相位累加器只用了高8位去寻址波形存储器,因此本文只在相位累加器高8位的输出端增加了同步寄存器,这样既节省了资源,又对结果没有任何影响。相位累加器的功能仿真图如图4.5所示。 resetHO} elkHz{;卜freqword代…}; romaddr;代…田日,到到到到图4.5相位累加器的功能仿真图
【引证文献】
相关期刊论文 前1条
1 王琪;邹向阳;胡巍彪;;雷达干扰训练器噪声干扰源的设计[J];自动化仪表;2012年11期
相关硕士学位论文 前9条
1 谢晓广;智能三通道相位跟踪任意波形发生器研究[D];山东理工大学;2008年
2 王伟;基于ARM和DDS的人机交互系统研究与开发[D];西北农林科技大学;2008年
3 练泽霖;DDS频率合成及测频技术研究[D];南京理工大学;2009年
4 李春剑;基于SOPC原子干涉重力仪AOM驱动系统的设计与实现[D];中国计量科学研究院;2009年
5 李飞;基于DDS的涡流检测系统激励信号源的设计[D];江苏科技大学;2010年
6 孟明;DDS相位杂散抑制技术的研究[D];西安电子科技大学;2012年
7 宣栋;基于FPGA的LVDS高速数据通信卡的设计与实现[D];南京航空航天大学;2012年
8 王方淳;数字通信信号模拟器的设计与实现技术[D];西安电子科技大学;2011年
9 赵维超;电连接器接触电阻监测技术研究[D];河北工业大学;2012年
本文编号:2860389
本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2860389.html