嵌入式MIPS微处理器设计

发布时间：2020-10-31 04:52

　　 嵌入式微处理器在工业控制、通信、个人消费和军事等领域有着广泛的应用。本论文研究了32位的MIPS微处理器体系结构,设计了一款与32位MIPS微处理器指令集完全兼容的嵌入式RISC微处理器,并具有低功耗和安全性的特点。本文主要完成的工作如下:首先介绍了微处理器体系结构的一些关键技术,如并行技术、高速缓存技术和低功耗优化技术。接着介绍了MIPS32~(TM)架构的寄存器组织和指令集,以及软件编译流程。 然后提出了本文所设计的微处理器的整体结构,按照微处理器core设计和高速缓存(Cache)设计两部分给出了MIPS微处理器的设计。 微处理器core采用了六级流水线的设计,解决了传统五级流水线的时序瓶颈,通过增加一级流水线RF使处理器的主频得到了大幅提升。对于流水线设计中经常遇到的资源冲突、数据冲突、控制冲突均给出了相应的解决措施。 分析了当前微处理器面临的数据安全问题,对高速缓存(Cache)结构进行了改进,使之可以有效地抵御旁路攻击,同时功耗较低。对Cache的主要改进为在一级Cache和主存之间增加了一级Small Cache,使得攻击者无法获取Cache和主存之间的映射关系,从而提高了数据的安全性。 最后,提出了微处理器的验证策略和验证方案,对微处理器进行了从软件仿真到硬件验证的全面验证,保证了其功能的正确性。 针对嵌入式微处理器的高性能、低功耗、安全性等要求,本文对微处理器设计的流水线技术和高速缓存技术进行了有益的探索,提出了一些改进措施,基本达到了预期目的。用Synplify Pro 7.7综合,在Xilinx Spartan-3 XC3S2000 FPGA平台上,微处理器core的最高频率为111MHz,整个系统的最高频率为53.6 MHz。
【学位单位】：清华大学
【学位级别】：硕士
【学位年份】：2010
【中图分类】：TP332
【部分图文】：

相互影响，处理器体系结构的改进对微处理器的体系结构进行了简要的介绍，并的功耗问题和数据安全问题予以描述，同时介方案，为下文做铺垫。曼结构和哈佛结构系统的设计，微处理器可以分为两类：冯 诺伊曼德国科学家冯 诺伊曼提出了在数字计算机内部伊曼结构中程序存储器和数据存储器合并在一间，指令存储地址和数据存储地址指向同一个用单一的地址及数据总线。处理器执行指令时再取操作数执行运算，即使单条指令也要耗费时，在传输通道上会出现瓶颈效应[9]。

图 2.2 哈佛结构原理图性能的通用处理器（如 Intel x86 系列）大多采司和 MIPS 公司的系列芯片均采用哈佛结构。计的 MIPS 微处理器采用的是哈佛结构，指令入式应用。 RISC的指令集架构一般分为两种：复杂指令集运算（g，CISC）和精简指令集运算（Reduced Instructi算机部件比较昂贵，主频低，运算速度慢，所以，每个指令可执行多个操作，如计算和读写数令完成所需的任务，同时简化了编译器的设计寻址模式复杂多样，增加了硬件设计的复杂程度

10相关映射的例子，图中 Set 的位数比直接映射时减少，所以图 2.5 和图 2.6 中 Cache 的大小是一样的。它 Cache 两组中的任一行，当发生缺失时需要一种替哪一个将被替换，常用的有最近最少使用者被替换（。图 2.7 全相关映射[12]
【引证文献】

相关硕士学位论文 前1条

1 贾玉平;机场车辆调度智能终端的研究与实现[D];南京航空航天大学;2012年

本文编号：2863471