基于增益单元的高速低数据保持功耗eDRAM设计

发布时间：2020-11-02 11:07

　　 本文首先介绍了动态随机存储器的发展历程,其次提出了嵌入式存储器的评价指标。针对嵌入式应用的目的,在分析比较了各种动态随机存储器单元后得出了一种采用逻辑工艺、单元读出速度优化、数据保持时间延长的改进型2T增益单元。针对这种单元给出了阵列架构和完成基本读写操作的外围电路设计。同时针对嵌入式存储器高速低数据保持功耗的要求,采用读写前置放大的高速读写方案和紧凑式电荷转移刷新方案,设计了一块测试芯片。仿真结果表明：在6ns时钟周期下,存储器写操作时间为3ns,与传统方案相比减少了23%；数据访问时间为1.8ns,与传统方案相比减少了15%；在刷新模式下与传统方案相比,灵敏放大器功耗降低了58%,同时刷新时间降低了43%。
【学位单位】：复旦大学
【学位级别】：硕士
【学位年份】：2011
【中图分类】：TP333
【部分图文】：

DRAM演化

以其数据存储密度及不俗的读写性能优势，被应用于诸如磁盘驱动存储芯片(HDD)、数字电视存储芯片(DTV/DVD一R)、数码相机、汽车电子芯片(AutomotiveDeviee)及打印机芯片(Printer)等方而;在移动设备(mobile)中，动态随机存储器以其相比SRAM的低功耗优势得到应用;在图像处理

并且预期这一比例还会进一步提高。这一情形在系统级甚至。高性能的工作站(server)和计算机含有几吉(Gigab界e)甚至几onbyte)字节的半导体存储器，这一数字还在继续上升。因此嵌入式成为众多超大规模集成电路中广泛使用的子系统。制造工艺的角度看，山于嵌入式存储器与片上其它实现逻辑功能的融合在一起，因此存储器采用的制造工艺应该为逻辑工艺(logictechno兼容(logicbaseteehnology)的工艺;从片上存储器布局的角度看，应用使得存储器与逻斩电路之间的接口得到了极大的简化131，这样使得储器的带宽很高从而提升了整个系统的应用性能;从应用角度看，嵌入一般需要具有大容量，高访存速度和大带宽，低功耗的特点，这样一方整个系统处理数据的性能，另一方而在功耗指标上也能得到一定程度的明了嵌入式存储器相比标准存储器在相同容量下带宽优势[4];图4标存储器相比标准存储器在系统应用中的功耗优势四。1沪-一-一--一.一-一----一-一一
【共引文献】

相关期刊论文 前6条

1 唐炜;周军;向军;;数字总控循环监听系统的设计和实现[J];广播与电视技术;2011年06期

2 刘星;;逻辑代数与常用逻辑门电路[J];硅谷;2010年09期

3 王勇;;数字逻辑电路实验系统设计与开发[J];实验室研究与探索;2008年12期

4 白首华;胡天彤;;基于逻辑结构的超前进位加法器的设计[J];山西电子技术;2012年04期

5 李涛,杜国宁,朱仲英;基于FPGA和SDRAM的数据控制卡设计[J];微型电脑应用;2005年05期

6 杨晓卫;;锅炉点火和火焰检测问题解决和完善[J];自动化仪表;2012年06期

相关博士学位论文 前1条

1 蒋俊;高速数字式脉冲超宽带无线收发系统的研究及实现[D];复旦大学;2012年

相关硕士学位论文 前3条

1 董存霖;一种应用于增益单元嵌入式动态随机存储器的自适应动态刷新及写电压调整方案[D];复旦大学;2011年

2 刘介良;高精度丝杠动态检测系统的研究[D];西安理工大学;2005年

3 郭涛;球面聚焦超声高精度相控信号的设计与实现[D];复旦大学;2010年

本文编号：2866969