动态可配置分离Cache的研究与设计
发布时间：2020-11-09 11:55
随着半导体技术与微处理器体系结构的发展，处理器的性能不断提高。发展相对滞后的存储器使CPU和主存之间的速度差日益加大。Cache作为提高存储子系统性能的一种有效途径，使其成为当前处理器体系结构的研究热点之一。在嵌入式处理器片上Cache的设计中，必须采用合理的设计思想，以较小的硬件代价来构建高效的存储层次结构。 本文结合西北工业大学航空微电子中心所承担的项目龙腾S2片上系统的开发，在成功地设计和实现了龙腾C2处理器片上混合Cache的基础上，对动态可配置分离Cache进行了研究与设计。论文的主要工作如下： 1．介绍了龙腾S2片上系统，分析了龙腾C2处理器的体系结构，并在此基础上得出了龙腾C2 Cache的设计要求。 2．分析了龙腾C2 Cache的体系结构、功能要求及时序与控制问题。详细论述了龙腾C2 Cache的实现和优化。最后介绍了龙腾C2 Cache在芯片中的物理布局。 3．在龙腾C2 Cache的基础上，对动态可配置分离Cache的配置原则、配置参数、配置算法和组织参数等相关问题进行了分析和研究。设计了一种动态可配置分离Cache。 4．在龙腾S2验证平台上，对动态可配置分离Cache进行了建模、仿真与性能参数提取。并在龙腾S2的综合环境与约束条件下，对动态可配置分离Cache的命中时间进行了评估和优化。仿真与评估结果表明，与龙腾C2 Cache相比，该动态可配置分离Cache的命中时间没有增加且命中率高于龙腾C2Cache，提高了龙腾C2处理器的性能。
【学位单位】：西北工业大学
【学位级别】：硕士
【学位年份】：2007
【中图分类】：TP332
【部分图文】：
卒 卒 卒l毅蕊‘ ‘一 一一一俨一‘卿，黯 ___黎 黎黎攀然璧挑务{醚豁重愁麟豁熟排雌然举罄澎赫豁葬摊象惑舞鉴淤纂撇铡撅淤豁羚豁舞照龚杯群襄攀翠蒸鬓翠鑫潍羁囊瓣易纂舞辗绷旅 旅图2一 1PCIO4模块堆布局图2.堆叠式的“针”“孔”总线连接。如图2一1所示， pC104总线模块之间总线
2.3.4功能单元描述龙腾C2处理器是是一款兼容于工nte1486DX4指令集的C工SC体系结构的32位嵌入式微处理器。该微处理器的结构如图2一6所示，包括一个32位的整数处理单元(IEU)，一个浮点单元(FPU)，一个32KB的指令数据混合Caehe单元(UCU)，一个存储器管理单元(MMU)，一个指令译码器(IDU)，一个总线接口单元(BIU)和一个微程序控制器(MCU)。另外，还包括一个保护测试单元和一个异常检测单元。整数运算单元(IEU)主要完成8/16/32位的算术、逻辑运算。这个单元内集成了一个寄存器堆、一个算术逻辑运算单元、一个桶式移位器、一个乘法器和一个保护测试单元。保护测试主要检测在保护模式下相应的位、权限、大小范围是否符合要求以确定是否发生了异常。在发生异常时向微控制器发送相关的异常信息。加减、逻辑运算和移位操作都可以在一个周期内执行完毕。乘法器采用布斯编码产生中间积
盻_「业人学硕十论文第二章龙腾S2系统及其处理器内核如图2一10所示为龙腾C2处理器流水线的组织与实现结构图。我们将各个功能部件的操作控制信号编写为不同类别的微指令，然后在功能部件之间逐级传递这些微指令的方式来实现控制的流水化。龙腾C2处理器设置3类微指令，分别为MMU微指令、工EU微指令和FPU微指令。MMU微指令为MMU计算访存物理地址所需的控制与数据信号。工EU微指令为工EU执行相应操作所需的控制与数据信号。FPU微指令则为FPU部件提供相应的控制与数据信号。我们用这些微指令来表示每条指令执行时所需的控制与数据信号，即微程序。然后由微程序控制单元有序的组织这些微指令序列，并交由译码单元在MMU、工EU和FPU之间逐级发射这些微指令，从而实现控制流水化和指令功能。 }}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}………………………… ……撮 111覆覆 覆，l翻缘瀚颧翁 翁翁馨馨 馨‘蕊霜 leee矍矍矍 矍 iiiiiLLLen助… … …馨馨馨馨馨馨馨馨馨 馨 馨 馨 馨 馨馨 馨 馨 馨 馨馨 馨 馨 馨 淤淤淤 淤淤淤淤淤淤 淤 淤淤口d哪“ “ ““““““““““““““““““““““““““““““““““““ ““ “ “ “ !!!!!!!deeodeeeeeee一}L
【相似文献】
本文编号：2876393
【学位单位】：西北工业大学
【学位级别】：硕士
【学位年份】：2007
【中图分类】：TP332
【部分图文】：
卒 卒 卒l毅蕊‘ ‘一 一一一俨一‘卿，黯 ___黎 黎黎攀然璧挑务{醚豁重愁麟豁熟排雌然举罄澎赫豁葬摊象惑舞鉴淤纂撇铡撅淤豁羚豁舞照龚杯群襄攀翠蒸鬓翠鑫潍羁囊瓣易纂舞辗绷旅 旅图2一 1PCIO4模块堆布局图2.堆叠式的“针”“孔”总线连接。如图2一1所示， pC104总线模块之间总线
2.3.4功能单元描述龙腾C2处理器是是一款兼容于工nte1486DX4指令集的C工SC体系结构的32位嵌入式微处理器。该微处理器的结构如图2一6所示，包括一个32位的整数处理单元(IEU)，一个浮点单元(FPU)，一个32KB的指令数据混合Caehe单元(UCU)，一个存储器管理单元(MMU)，一个指令译码器(IDU)，一个总线接口单元(BIU)和一个微程序控制器(MCU)。另外，还包括一个保护测试单元和一个异常检测单元。整数运算单元(IEU)主要完成8/16/32位的算术、逻辑运算。这个单元内集成了一个寄存器堆、一个算术逻辑运算单元、一个桶式移位器、一个乘法器和一个保护测试单元。保护测试主要检测在保护模式下相应的位、权限、大小范围是否符合要求以确定是否发生了异常。在发生异常时向微控制器发送相关的异常信息。加减、逻辑运算和移位操作都可以在一个周期内执行完毕。乘法器采用布斯编码产生中间积
盻_「业人学硕十论文第二章龙腾S2系统及其处理器内核如图2一10所示为龙腾C2处理器流水线的组织与实现结构图。我们将各个功能部件的操作控制信号编写为不同类别的微指令，然后在功能部件之间逐级传递这些微指令的方式来实现控制的流水化。龙腾C2处理器设置3类微指令，分别为MMU微指令、工EU微指令和FPU微指令。MMU微指令为MMU计算访存物理地址所需的控制与数据信号。工EU微指令为工EU执行相应操作所需的控制与数据信号。FPU微指令则为FPU部件提供相应的控制与数据信号。我们用这些微指令来表示每条指令执行时所需的控制与数据信号，即微程序。然后由微程序控制单元有序的组织这些微指令序列，并交由译码单元在MMU、工EU和FPU之间逐级发射这些微指令，从而实现控制流水化和指令功能。 }}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}………………………… ……撮 111覆覆 覆，l翻缘瀚颧翁 翁翁馨馨 馨‘蕊霜 leee矍矍矍 矍 iiiiiLLLen助… … …馨馨馨馨馨馨馨馨馨 馨 馨 馨 馨 馨馨 馨 馨 馨 馨馨 馨 馨 馨 淤淤淤 淤淤淤淤淤淤 淤 淤淤口d哪“ “ ““““““““““““““““““““““““““““““““““““ ““ “ “ “ !!!!!!!deeodeeeeeee一}L
【相似文献】
相关硕士学位论文 前1条
1 张彬;动态可配置分离Cache的研究与设计[D];西北工业大学;2007年
本文编号：2876393
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2876393.html
