可重构硬件容错技术研究
发布时间：2020-11-10 23:01
随着科技的发展,数字系统已深入人类社会的每个角落,数字系统的可靠性和容错性越来越受到人们的重视。可重构硬件和可重构技术的出现,为电子系统的容错设计提供了更灵活的方法和平台,可重构硬件容错技术研究对于高可靠性系统设计领域具有重要的意义。本文的核心工作就是可重构硬件的容错电路设计以及具有自主容错特性的新型可重构硬件结构设计。 本论文的主要工作有: (1)针对可重构硬件容错重布线时间开销大、外部计算复杂等问题,本文给出了用于可重构硬件容错重布线的硬件辅助布线电路设计方案,该电路结构由二维的辅助布线模块构成,每个辅助布线模块可以读取并修改所在可重构单元的可编程开关配置数据。可重构硬件容错过程中,硬件辅助布线电路代替外部软件执行故障线网的取消和线网重布线工作。实验证明该布线电路可以有效地解决多种布线问题,并且可以有效地加快可重构硬件容错过程中故障线网取消和被取消线网的重布线工作。 (2)本文设计了一种具有自主容错能力的自重构单元阵列,该阵列电路具有故障自诊断和自修复能力。故障产生后,单元阵列通过自主地重新布局故障单元功能和重新布线实现故障自修复。以4位并行乘法器和4位的串-并行乘法器为例,验证了自重构单元阵列的基本功能和故障自修复能力,并通过可靠性的分析与对比,说明了具有自主容错特性的自重构单元阵列较仿生型胚胎电子阵列在可靠性和资源利用率等方面的优势。
【学位单位】：南京航空航天大学
【学位级别】：硕士
【学位年份】：2009
【中图分类】：TP302.8
【部分图文】：
w_out 等信号表示布线搜索信号的传递过程，由图中可以看出在 650ns 左右 status0 状态拉低，表示布线搜索信号到达布线终端单元，并触发所有布线模块进入路径返回阶段，此时 n_out、e_out、s_out、w_out 等信号表示布线返回信号的传递，在 1000ns 左右状态总线 status1 状态由高变低，代表布线返回信号到达布线起点单元，此时外部控制单元检测状态总线 status2 的状态status2 状态为高说明不存在未布线终端，布线完成。本次实验采用的布线时钟频率为 25MHZ
以得到如图 3.13(b)所示的布线结果。开销分析布线过程的 Modelsim 脚本显示如图 3.15 所示，在 200ns 时布线开线起点和终端的设置，在 1040ns 时，二端线网布线结束，长度为 9 840ns，线网长度由线网布线路径所经过的可编程开关数决定。
图 3.17 3 扇出线网布线的 Modelsim 仿真图同二端线网的布线过程相同，首先将图 3.16(a)中的 S 设置为布线起点，将 T1、T2和 T3设置为布线终端，然后通过控制信号 ROUTE 启动布线过程。如图 3.17 所示，在 500ns 左右 status0第一次由高变低，此时线网终端标志位信号 target 由 0000811 变为 0000801，其中 0000811 表示图 3.16 中 T1、T2和 T3单元为布线终端，0000801 表示 T2和 T3单元为布线终端，因此说明标识为 T1的布线终端已经被布线搜索信号找到，800ns 时 status1 总线拉低，同时外部控制单元检测status2 状态为低，说明还有未布线的线网终端，则再次开始一次新的布线过程；900ns 左右 status0再次由高变低，此时信号 target 由 0000801 变为 0000001，表示标识为 T2的布线终端被布线搜索信号找到，1200ns 左右 status1 拉低，布线终端 T2的布线完成，外部控制单元检测 status2 总线状态为低，然后再次开始对 T3的布线；1500ns 左右 status0 状态变低，布线终端 T3被布线搜索信号找到，此时状态总线 status2 由低变高，说明所有布线终端都已找到，本次布线完成后，由于 status2 总线状态为高，则结束布线过程。从图 3.16 中可以看出三个布线终端有如下的关系 distance(S, T1)< distance(S, T2)< distance(S, T3)，图 3.17 显示布线终端的布线顺序为 T1、T2、T3，证明了 3 扇出线网中多个线网终端的布线顺序与设计相符合。3 扇出线网布线过程的 Modelsim 脚本显示如图 3.18 所示。200ns 时，开始 3 扇出线网布线
【参考文献】
本文编号：2878429
【学位单位】：南京航空航天大学
【学位级别】：硕士
【学位年份】：2009
【中图分类】：TP302.8
【部分图文】：
w_out 等信号表示布线搜索信号的传递过程，由图中可以看出在 650ns 左右 status0 状态拉低，表示布线搜索信号到达布线终端单元，并触发所有布线模块进入路径返回阶段，此时 n_out、e_out、s_out、w_out 等信号表示布线返回信号的传递，在 1000ns 左右状态总线 status1 状态由高变低，代表布线返回信号到达布线起点单元，此时外部控制单元检测状态总线 status2 的状态status2 状态为高说明不存在未布线终端，布线完成。本次实验采用的布线时钟频率为 25MHZ
以得到如图 3.13(b)所示的布线结果。开销分析布线过程的 Modelsim 脚本显示如图 3.15 所示，在 200ns 时布线开线起点和终端的设置，在 1040ns 时，二端线网布线结束，长度为 9 840ns，线网长度由线网布线路径所经过的可编程开关数决定。
图 3.17 3 扇出线网布线的 Modelsim 仿真图同二端线网的布线过程相同，首先将图 3.16(a)中的 S 设置为布线起点，将 T1、T2和 T3设置为布线终端，然后通过控制信号 ROUTE 启动布线过程。如图 3.17 所示，在 500ns 左右 status0第一次由高变低，此时线网终端标志位信号 target 由 0000811 变为 0000801，其中 0000811 表示图 3.16 中 T1、T2和 T3单元为布线终端，0000801 表示 T2和 T3单元为布线终端，因此说明标识为 T1的布线终端已经被布线搜索信号找到，800ns 时 status1 总线拉低，同时外部控制单元检测status2 状态为低，说明还有未布线的线网终端，则再次开始一次新的布线过程；900ns 左右 status0再次由高变低，此时信号 target 由 0000801 变为 0000001，表示标识为 T2的布线终端被布线搜索信号找到，1200ns 左右 status1 拉低，布线终端 T2的布线完成，外部控制单元检测 status2 总线状态为低，然后再次开始对 T3的布线；1500ns 左右 status0 状态变低，布线终端 T3被布线搜索信号找到，此时状态总线 status2 由低变高，说明所有布线终端都已找到，本次布线完成后，由于 status2 总线状态为高，则结束布线过程。从图 3.16 中可以看出三个布线终端有如下的关系 distance(S, T1)< distance(S, T2)< distance(S, T3)，图 3.17 显示布线终端的布线顺序为 T1、T2、T3，证明了 3 扇出线网中多个线网终端的布线顺序与设计相符合。3 扇出线网布线过程的 Modelsim 脚本显示如图 3.18 所示。200ns 时，开始 3 扇出线网布线
【参考文献】
相关期刊论文 前6条
1 周锋,童家榕,唐璞山;带时延约束的FPGA布线算法[J];半导体学报;1999年09期
2 朱明程,温粤;FPGA动态可重构数字电路容错系统的研究[J];东南大学学报(自然科学版);2000年04期
3 郑瑞娟;王慧强;;生物启发的容错计算技术研究[J];计算机工程与应用;2006年04期
4 孙治国,滕弘飞;布线设计的模型和算法研究进展[J];系统工程与电子技术;2003年12期
5 杜文志;航天器FPGA在系统局部重构容错设计研究[J];中国空间科学技术;2005年05期
6 王友仁,姚睿,朱开阳,黄三傲;仿生硬件理论与技术的研究现状与发展趋势分析[J];中国科学基金;2004年05期
相关博士学位论文 前1条
1 林勇;基于进化型硬件的容错方法研究[D];中国科学技术大学;2007年
相关硕士学位论文 前1条
1 施小祥;动态可重构FPGA的布局布线算法研究[D];西安电子科技大学;2007年
本文编号：2878429
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2878429.html
