基于FPGA的智能串口设计与实现

发布时间：2020-11-16 02:40

　　 本文就一个基于数字信号处理器DSP的嵌入式导航系统完成设计与实现。首先，分析了TMS320C6713DSP的芯片结构和开发实例，对系统核心处理器外围电路进行了研究，并具体在DSP/BIOS下完成了外部存储器接口EMIF、开关中断以及锁相环PLL等软件环境的初始化。 系统中对各部件的译码和数据交互以及与片外设备间串行数据传输的控制皆由现场可编程门阵列FPGA完成。根据所选XC3S200AN-4FT256FPGA的结构特点，通过FPGA与DSP交互接口的设计，实现了这一DSP+FPGA的整体架构，并依此设计了智能串口模块，将串口协议及附加的缓冲功能整合到FPGA内部，扩展了核心处理器的串行数据接口，使系统得以支持8路串行通道的全双工数据传输(2路RS-232，6路RS-422)。特别地，在各通道数据接收方面，通过移植的IP软核实现对串行数据的智能控制，使各通道不仅具有1024字节的缓冲，而且能对外设传来的原始数据进行一定程度的分析和预处理，包括对数据帧“拆包”提取关键数据，过滤当前无效数据，以及根据实际功能需要对某些数据进行初步整合等一系列智能操作，为系统处理数据提供了更大的便利。 最后对FPGA实现的各模块进行了仿真验证和功能测试。
【学位单位】：西安电子科技大学
【学位级别】：硕士
【学位年份】：2011
【中图分类】：TN791;TP368.1
【部分图文】：

第二章 系统总体架构设计 第二章 系统总体架构设计统设计实现基于 FPGA 智能串口模块。DSP 作为整个系块和片外设备进行数据交互。本章就这样的功能逐步提过程，引出了当前设计方案的原因及优势，进一步地，详细介绍。式计算机系统采用 DSP[1]作为核心处理器，处理来自 155量输入输出模块的数据，并通过串口扩展模块与诸多片成系统功能。系统的总体构架如图 2.1 所示。

图 2.2 DSP 及其外围电路h 实现无缝接口[4]。与本文设计相关的接口设计见 3.4.2 小节。2.1 串口模块的架构系统是应用于航空航天的嵌入式导航控制系统，DSP 芯片因其力成为本系统核心数据处理器的不二选择。然而同所有微处理较为有限，要使系统能处理来自高度表、气压表、GPS 等诸多数据，必须进行相应的数据串并转换且对其串行数据接口进行根据实际需要还应为串行通道提供一定的缓冲，以保证系统稳工作就是针对这样的串口功能模块完成相关的设计与实现。演变

图 2.3 采用 16C554 完成的串口模块设计方案串行数据通道提供最大 256 字节的数据缓冲，于是如图 2.3 所示：用双端口 RAM接充当这样的数据缓冲区，双端口 RAM 容量 8KB，可为每路串口提供收发高低通 256 字节的缓冲。另加一个单片机来管理整个串口模块的数据收发过程，如图 2，DSP 先将待发送的数据写入双端口 RAM 该路的发送高通道，然后由单片机将整据从双端口 RAM 的该通道中读出，并拆成最大 16 字节的小数据包，交由负责相应的 16C554 发送。每路的高低通道交替操作，避免 DSP 和单片机同时访问同一存储。接收过程类似，单片机将 16C554 转成的并行数据写入双端口 RAM 相应的数据通道，凑满最大 256 字节的整帧后再由 DSP 读走。其中双端口 RAM 采用 IDT70V0。接收高通道接收低通道发送高通道发送低通道
【参考文献】

相关期刊论文 前10条

1 郭在华;何建新;;基于TMS3206C6701高速浮点DSP的EMIF接口电路设计[J];成都信息工程学院学报;2006年05期

2 张辉 ,胡广书;DSP的特点、发展趋势与应用[J];电子产品世界;2004年09期

3 宋一鸣,谢煜,李春茂;基于FPGA的SDRAM控制器设计[J];电子工程师;2003年09期

4 林培杰;王灵芝;黄春晖;;基于FPGA的串口与外部SDRAM通信的电路设计[J];国外电子测量技术;2006年01期

5 刘承;刘向东;李黎;;RS-422串口通信在DSP中的设计与应用[J];工业控制计算机;2006年03期

6 齐韡,吴穹;利用TL16C554实现多路串口通信[J];航空电子技术;2005年03期

7 刘小芳,曾黄麟,吕炳朝;单片机的多串口扩展技术的设计[J];计算机测量与控制;2004年11期

8 杨恒;王召巴;;高速模数转换器与TMS320C6000 DSP接口的FIFO实现[J];科技情报开发与经济;2006年16期

9 韩德红;张显才;李向东;;基于FPGA的串口控制器设计与实现[J];空军雷达学院学报;2008年02期

10 闫鸿慧,宋世凌,梁计春;双DSP系统串口扩展研究[J];世界电子元器件;2001年08期

本文编号：2885521