64位1.47GHz高性能整数加法器的研究与设计
发布时间：2020-11-20 01:11
本文面向X流处理器的应用需求设计了一款64位高性能整数加法器,为了能够使它获得较快的速度并达到较小的版图面积,本文采用全定制设计方法并结合动态多米诺逻辑进行设计。本论文的主要工作包括: 一、设计并实现了一款64位高性能整数加法器,采用全定制设计方法并结合动态电路进行设计。版图的最终模拟结果表明,在130纳米工艺,SS条件下测得关键路径的延时约为680ps。通过将本设计与其它的64位加法器设计进行对比分析后得知,本设计在速度、面积和功耗方面均具有较好的性能优势。 二、由于动态电路是一种高速的且对噪声影响相对敏感的电路,本文针对噪声形成的原因,深入地分析了动态结点上引入的噪声可能对电路性能造成的不利影响。根据动态多米诺逻辑的特点,本文提出了一种优化多米诺逻辑的方法一偏斜CMOS逻辑优化法,该方法使多米诺逻辑在速度和噪声容限方面进行了很好的折中,从而使得它不仅可以具有较快的速度,而且具有较好的抗噪声能力。 三、为了找到能够实现高速加法器电路的设计结构,本文对目前流行的并行前缀算法及其实现的几种先进的“进位树”结构进行了深入地分析和研究。经过研究发现,传统的Han-Carlson树在逻辑级数、布线通道和最大扇出方面都具有相对较优的性能。在此基础上,本文提出了对传统Han-Carlson树进行改进的办法,使改进后的进位树的性能进一步提高。此外,本文还对Han-Carlson树的电路实现形式进行了讨论,为了保证加法器的整体性能,本文还对加法器的电路结构进行了大量的研究和优化工作。 四、采用层次化全定制版图设计流程进行加法器的版图设计,为了达到较优的性能及较小的面积代价,本文通过精心、细致的布局规划对版图的形状和大小进行了反复的调整和优化,并最终使设计达到了要求。另外,对深亚微米工艺下长互连线的延时优化技术进行了深入的分析,这些技术对于减小由长互连线造成的大延时具有很好的效果,因而得到了广泛地应用。
【学位单位】：国防科学技术大学
【学位级别】：硕士
【学位年份】：2008
【中图分类】：TP332.2
【部分图文】：
国防科技大学研究生院学位论文图2.3的电路结构就会发现:超前进位加法器是通过增加了许多额外逻辑来达到快进位信号的，这些逻辑的复杂度或级数将会随着操作数位数的增加而迅速地增加，就会成为决定加法器性能的关键路径。因此，可以说超前进位加法器的延时与位数是一种理想的情况，实际情况会有较大的差别，真正的延时至少随位数的增加而线加。为了有效地发挥超前进位加法器的特长，可以采用组内超前进位而组间串行进法器电路结构，此电路结构如图2.5所示。另外，在文献[20][21][22]〔23]中还介绍了进位算法演变而来的几种加法器算法如HueyLing算法、BrentseKung算法、ELM算Kogg处Stone算法。6川，I(il”川0切卿《沼件(云7万，7《涌l场吸;51污(神川6〕护1(12刃(二1Pl(扣即
C7以CS以C3CZCI丁。厂|。rlesIO一c一ll图2.516位4位一组组内超前进位、组间串行进位加法器逻辑框图缀加法器(PPA)加法器将加法操作的“进位产生”部分与“和产生”部分分离并行执行，最后在它们的尾部通过“二选一”开关将它们汇合。“进位产生”部分通过将每位的“进位传播”信号(Pi)和成递归的树形结构，称为“进位树”。每一位的进位信号按照位树上逐级进行传播和计算，并最终在进位树的尾部输出所需这种16位的并行前缀加法器进位树的一种实现结构[25l。与此时计算进位分别为“O”和“1”的两个加法运算结果，这通常现，等到由进位树上产生的进位信号来到时，最终的运算结果择输出。因此，并行前缀加法器是超前进位加法器和进位选择以又被称为“稀疏树结构加法器”[23][24]。这种加法器在速度、折中。
器在运算速度方面相差不大，都能达到更快的速度，但是在面积方面超前进位加法器要比进位选择加法器大得多;在这五种加法器结构中，并行前缀加法器的速度最快并且面积的增加相对较小[27];它们之间在运算速度和面积代价方面的差别如图2.7所示。画丽;}旦以!一D“S^{一9“叫旦些些图2.7各种加法器速度和面积的比较示意图2.2并行前缀算法分析并行前缀加法器因其卓越的性能优势而成为目前最常用的加法器实现结构之一，本节内容将对它的实现算法进行深入地探讨与分析。并行前缀运算的基本思想为:首先计算每位的“位进位产生”函数(Gi)和“位进位传递”函数(P;)，再通过“前缀运算”单元计算“块进位产生”函数(Gi户和“块进位传递”函数 (Pij)，并将所有的“前缀运算”单元按照一定的规律组织成递归的“进位树”，这样每一位的“进位”信号就会通过“进位树”的传递作用通过其上的运算结点一步一步地计算出来。在这里提到了一个重要的概念即“前缀运算128]”。为了使叙述过程简单明了，首先从“位进位产生”函数(Gi)和“位进位传递”函数(Pi)的定义及作用说起:第8页
【相似文献】
本文编号：2890711
【学位单位】：国防科学技术大学
【学位级别】：硕士
【学位年份】：2008
【中图分类】：TP332.2
【部分图文】：
国防科技大学研究生院学位论文图2.3的电路结构就会发现:超前进位加法器是通过增加了许多额外逻辑来达到快进位信号的，这些逻辑的复杂度或级数将会随着操作数位数的增加而迅速地增加，就会成为决定加法器性能的关键路径。因此，可以说超前进位加法器的延时与位数是一种理想的情况，实际情况会有较大的差别，真正的延时至少随位数的增加而线加。为了有效地发挥超前进位加法器的特长，可以采用组内超前进位而组间串行进法器电路结构，此电路结构如图2.5所示。另外，在文献[20][21][22]〔23]中还介绍了进位算法演变而来的几种加法器算法如HueyLing算法、BrentseKung算法、ELM算Kogg处Stone算法。6川，I(il”川0切卿《沼件(云7万，7《涌l场吸;51污(神川6〕护1(12刃(二1Pl(扣即
C7以CS以C3CZCI丁。厂|。rlesIO一c一ll图2.516位4位一组组内超前进位、组间串行进位加法器逻辑框图缀加法器(PPA)加法器将加法操作的“进位产生”部分与“和产生”部分分离并行执行，最后在它们的尾部通过“二选一”开关将它们汇合。“进位产生”部分通过将每位的“进位传播”信号(Pi)和成递归的树形结构，称为“进位树”。每一位的进位信号按照位树上逐级进行传播和计算，并最终在进位树的尾部输出所需这种16位的并行前缀加法器进位树的一种实现结构[25l。与此时计算进位分别为“O”和“1”的两个加法运算结果，这通常现，等到由进位树上产生的进位信号来到时，最终的运算结果择输出。因此，并行前缀加法器是超前进位加法器和进位选择以又被称为“稀疏树结构加法器”[23][24]。这种加法器在速度、折中。
器在运算速度方面相差不大，都能达到更快的速度，但是在面积方面超前进位加法器要比进位选择加法器大得多;在这五种加法器结构中，并行前缀加法器的速度最快并且面积的增加相对较小[27];它们之间在运算速度和面积代价方面的差别如图2.7所示。画丽;}旦以!一D“S^{一9“叫旦些些图2.7各种加法器速度和面积的比较示意图2.2并行前缀算法分析并行前缀加法器因其卓越的性能优势而成为目前最常用的加法器实现结构之一，本节内容将对它的实现算法进行深入地探讨与分析。并行前缀运算的基本思想为:首先计算每位的“位进位产生”函数(Gi)和“位进位传递”函数(P;)，再通过“前缀运算”单元计算“块进位产生”函数(Gi户和“块进位传递”函数 (Pij)，并将所有的“前缀运算”单元按照一定的规律组织成递归的“进位树”，这样每一位的“进位”信号就会通过“进位树”的传递作用通过其上的运算结点一步一步地计算出来。在这里提到了一个重要的概念即“前缀运算128]”。为了使叙述过程简单明了，首先从“位进位产生”函数(Gi)和“位进位传递”函数(Pi)的定义及作用说起:第8页
【相似文献】
相关博士学位论文 前1条
1 孙海平;计算机算术中若干前缀计算问题的研究[D];合肥工业大学;2006年
相关硕士学位论文 前10条
1 范小飞;64位1.47GHz高性能整数加法器的研究与设计[D];国防科学技术大学;2008年
2 马蕊;数据TLB的全定制设计与实现[D];国防科学技术大学;2010年
3 郭海勇;65nm工艺运算器全定制设计技术与方法[D];国防科学技术大学;2011年
4 高海霞;32位浮点加法器的优化设计[D];西安电子科技大学;2002年
5 王洪翰;X处理器中高速寄存器文件全定制设计与实现[D];国防科学技术大学;2009年
6 黎文福;基于精简指令8位微控制器全定制设计[D];西安电子科技大学;2007年
7 邓廷;X微处理器多媒体加法部件设计与验证[D];国防科学技术大学;2006年
8 陈霞;X微处理器多媒体移位器的设计与MMX部件的系统级验证[D];国防科学技术大学;2006年
9 林杨;二级Cache Tag中SRAM的全定制设计与实现[D];国防科学技术大学;2009年
10 贺鹏;大规模、多端口高速寄存器文件全定制设计与实现[D];国防科学技术大学;2005年
本文编号：2890711
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2890711.html
