NAND闪存存储器的特性研究

发布时间：2020-12-03 01:16

　　在大数据和云存储时代,NAND闪存存储器对存储密度、擦写速度和可靠性都有了更高的要求。随着NAND闪存存储器存储密度的不断提高和存储单元尺寸的不断减小,由于各种物理尺寸限制效应出现了一系列无法避免的可靠性问题,例如存储单元间串扰和数据保持特性的退化。这些物理限制效应阻碍了传统平面架构NAND闪存存储器集成度的进一步提高,尤其是当存储单元特征尺寸小于15nm。但这也带来了三维立体NAND闪存的快速发展。为了理解NAND闪存存储器的核心可靠性问题,本论文综合实验测量和仿真模拟对二维平面NAND闪存存储器(2D NAND)和三维立体存储器(3D NAND)进行了多方位研究。本论文第一部分工作研究了2D NAND闪存存储器的可靠性。虽然很多学者已经对电荷隧穿层和电荷阻挡层的尺寸缩放的影响有了一定的研究,但是在擦写循环期间,电荷阻挡层尺寸的变化对数据保持特性的影响还尚不明确。所以,本部分工作的核心是研究电荷阻挡层厚度对2D NAND闪存存储器可靠性的影响:首先,研究了不同ONO介质层厚度的NAND闪存存储器在擦写循环操作前后的数据保持特性,对比发现ONO介质层较薄的器件擦写循环操作前后的阈值电压... 

【文章来源】：山东大学山东省 211工程院校 985工程院校 教育部直属院校

【文章页数】：64 页

【学位级别】：硕士

【部分图文】：

当代存储器体系在信息存储中的分类

垂直栅技术的．ＮＡＮＩ）闪存存储器??垂直梆｝技术（１勺ＮＡＮＤ?｜、习存存ｆｉｍ（Ｖｅｒｔｉｃａｉ?Ｇａｔｅ?ＮＡＮＤ，ＶＧ－ＮＡＮＤ）ｆｉ勺会吉丰勾￥口??图２．２所示，可以看出该技术的主要思想就是器件的栅极是垂直的，沟道是水平??的。该技术包括水平活动层中的用于选通的串结构（ＳＳＬ／ＧＳＬ）和位线（ＷＬ），还包??括垂直的栅结构。电荷俘获层位于活动层和垂直栅极之间，形成双栅极结构。活??动层在ＮＡＮＤ字符串的末端连接到位线（ＢＬ）和源线（ＣＳＬ）?ＷＬ和ＢＬ是在单元??阵列制造之前形成的，使得ＷＬ、ＢＬ和解码器之间的互连更加容易。电源和有??源体（ＶＢＢｐｆＣＳＬ电连接，以实现整体擦除操作。擦除过程中，给ＣＳＬ施加一??个正偏压即可。ＶＧ－ＮＡＮＤ每层的阵列除了?ＳＳＬ的结构，其他的都和２Ｄ?ＮＡＮＤ??ＩＩ??

??相同。如图２．２（ｃ）所示，ＶＧ－ＮＡＮＤ的层数决定了?ＳＳＬ的数量，８层的Ｖ－ＮＡＮＤ??需要６条ＳＳＬ，１６层的Ｖ－ＮＡＮＤ需要８条ＳＳＬ，?Ｖ－ＮＡＮＤ的层数和ＳＳＬ的数量??满足这样一个关系：??＾ＳＳＬ?－?２?＊?ｌ〇ｇ２（＾ｌ／－Ａ／ＭＤ）??由于ＶＧ－ＮＡＮＤ单元在多个层之间使用公共ＢＬ和公共ＷＬ，因此ＳＳＬ的作??用就是从多层中选定某一层，然后进行操作。垂直栅技术下ＮＡＮＤ闪存存储器??结构可以堆叠很多层，并提供较小的有效单元尺寸，该结构的可缩小性最好。??碌＇秦??－。—＇Ｗ！＿?６??（Ｃ）??图２．２?ＶＧ－ＮＡＮＤ器件的结构，（ａ）?ＶＧ－ＮＡＮＤ器件结构的立体图，（ｂ）?ＶＧ－ＮＡＮＤ器件结构??俯视图，（ｃ）?ＶＧ－ＮＡＮＤ器件的阵列结构［２３］??垂直沟道技术的ＮＡＮＤ闪存存储器??垂直沟道技术的重要思想是器件的沟道是垂直的，栅极是水平的。根据结构??的不同


本文编号：2895750