大容量SRAM外围电路的设计及应用

发布时间：2020-12-05 03:05

　　当今数字设计的硅片中,有很大比例的面积用于存储芯片。今天高性能微处理器中一半以上的晶体管用于高速缓存(cache),并且预计这一比例还会进一步提高。近年来,静态随机存储器(SRAM)的低功耗和快速的数据存取的特点使其发展势头强劲,现已广泛用于多媒体技术、视频信号压缩/解压、电视传输、数字卫星系统等高新技术方面。目前,高速低功耗SRAM的研究成为数字集成电路领域中的研究热点之一。存储单元是存储器的核心部分,结构相对固定,其性能往往由现有的工艺水平决定。所以在静态存储器的设计过程中,更多的是注重对译码器、灵敏放大器等外围电路的优化来提高存储器的性能。本文在分析了SRAM整体结构的基础上,对SRAM的外围电路进行了设计。首先,本文提出了一种针对于深亚微米条件下驱动固定长度互连导线的经验设计方法。仿真结果表明使用此设计方法,在保证了译码电路设计速度的前提条件下,译码电路功耗缩小30 %以上,版图面积也大大的缩小。其次,对比分析了几种不同的灵敏放大器结构,总结了它们之间的优缺点之后,设计出高速低功耗的SRAM灵敏放大器。最后,本文所设计的外围电路应用于某256K×1的SRAM中,通过整体仿真分析... 

【文章来源】：江南大学江苏省 211工程院校 教育部直属院校

【文章页数】：63 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
第一章 绪论
    1.1 课题的来源及意义
    1.2 半导体存储器的特点及分类
    1.3 SRAM 的发展趋势
    1.4 本论文的主要工作
第二章 SRAM 整体结构以及单元电路的研究
    2.1 SRAM 的整体结构
        2.1.1 存储单元阵列
        2.1.2 外围电路
    2.2 SRAM 的阵列结构
    2.3 SRAM 单元的工作原理
    2.4 SRAM 单元设计所注意的问题
    2.5 小结
第三章 译码电路的研究和设计
    3.1 译码电路工作原理
    3.2 预译码设计
    3.3 译码电路的优化设计方法
        3.3.1 逻辑门驱动长互连线模型
        3.3.2 CMOS 逻辑门链的设计方法
        3.3.3 存在固定长互连导线CMOS 逻辑链优化设计方法
        3.3.4 逻辑链优化设计方法在SRAM 译码器中的使用
    3.4 实际译码器的设计
    3.5 小结
第四章 灵敏放大器的设计
    4.1 灵敏放大器概述
    4.2 灵敏放大器的分类
        4.2.1 运放型灵敏放大器
        4.2.2 交叉耦合型灵敏放大器
        4.2.3 锁存器型灵敏放大器
        4.2.4 三种结构灵敏放大器比较
    4.3 实际灵敏放大器的设计
    4.4 小结
第五章 其它外围电路的设计
    5.1 控制电路设计
    5.2 位线结构
    5.3 ATD 电路的设计
    5.4 电源管理电路的设计
    5.5 I/O 控制和输入保护电路
    5.6 小结
第六章 总体设计与仿真
    6.1 256K×1 的SRAM 总体电路
    6.2 仿真过程
    6.3 小结
第七章 结束语
参考文献
攻读硕士学位期间公开发表的论文
致谢



本文编号：2898752