高速低功耗嵌入式SRAM研究与设计

发布时间：2020-12-06 02:07

　　随着半导体工艺的不断等比例缩小，嵌入式存储器在SoC中所占的比重（面积）将逐渐增大。到2010年，约90％的硅片面积都将被不同功能的存储器所占据。SRAM由于其高集成度，高速，低功耗以及其制程与逻辑工艺良好兼容的特点，使其成为SoC中不可缺少的一个组件。近年来，便携式设备的流行和高性能处理器的需要，对SRAM的性能提出了更高的要求。高速和低功耗正成为SRAM设计的主流方向。 本文首先对当前国内外有关SRAM高速和低功耗设计技术以及相关产品进行综述。在对SRAM基本工作原理，存储单元静态噪声容限（SNM），存储阵列的布局以及SRAM外围电路的设计进行详细阐述和分析的基础上，提出优化方案。提出了一种快速，省面积的预译码器和采用带预放大机制的电压锁存型敏感放大器，提高系统工作性能和稳定性。从高速设计的角度，阐述了先进存储器设计所采用的Tracking机制及其应用，提出一种较为优良的Tracking机制，实现高速低功耗设计。从设计的角度，对版图整体布局（floor-plan），信号线布局（signal-plan），电源线布局（power-plan）等做了具体的分析与设计，确保版图质量。从... 

【文章来源】：西北工业大学陕西省 211工程院校 985工程院校

【文章页数】：83 页

【学位级别】：硕士

【部分图文】：

享位线技术

但存储单元为了获得紧凑的面积，电源线比较窄，提供电流的能力有限。存储体远端存储单元由于IR电压降的原因，工作电压低于正常电压，存在工作失效的风险。在本设计中，采用了如图5一6所示结构，在每列strapping单元中，增加纵向电源线，补充电源提供电流的能力。5.3.2字线驱动电路部分电源线布局字线负载较大，需要比较强的字线驱动器，因此字线驱动器尺寸设计的比较人，消耗的电流比较多。在本设计中，每次读写操作时，512个字线驱动器中，只有一个字线驱动器处在工作状态，消耗较大电流，其余511个字线驱动器处于


本文编号：2900516