600MHz YHFT-DX BALU的设计与优化

发布时间：2020-12-14 10:06

　　YHFT-DX是国防科技大学计算机学院研制的一款8流出VLIW结构的高性能定点DSP,CPU内核的频率为600MHz。分支算术逻辑部件（BALU）是一个集成了分支控制功能的算术逻辑部件（ALU）。BALU执行的操作非常复杂,使用到多种复杂的运算器,是限制YHFT-DX性能的关键部件。对BALU的研究具有重要的科研和工程意义。本文针对BALU的全定制设计和优化展开研究,在0.13um CMOS工艺下完成了整个BALU的电路和版图设计。模拟结果表明:BALU执行栈版图后的最大延时不超过1.2ns。在研究过程中,论文主要做了以下工作:1)研究了BALU所处的流水栈中,分析了BALU的译码栈和执行栈的设计目标,选择了译码栈半定制、执行栈全定制的设计方式。然后,用RTL描述实现了BALU的译码栈,综合后的结果显示译码栈的延时为0.95ns。2)分模块研究了BALU执行栈的功能,分析了各个模块的关键路径,在此基础上,对限制各模块速度和面积的操作进行了设计优化。通过结构调整,解决了结果选出逻辑中的控制信号竞争;通过算法改进,设计了两级不对称译码的40位移位器;通过增加并行,优化了SIMD的关键路径;... 

【文章来源】：国防科技大学湖南省 211工程院校 985工程院校

【文章页数】：84 页

【学位级别】：硕士

【部分图文】：

移位宽度为0到3的移位网络该电路的一个重要特点是它的版图并不像其他运算电路那样由有源晶体管来决定，而是由通过该单元的布线数目来决定

都有各自的优缺点，在实际应用时，应根据具体的设计目标和要求进行选择。1) 行波进位加法器图4.1 串行进位加法器串行进位加法器是最简单、最基本的加法器结构，其结构如图 4.1 所示。串行进位加法器的进位像水波一样依次通过每位，因此也称为“行波进位加法器”。它每次只能进行一位运算，因此速度很慢。串行加法器的延迟随着操作数位数的增加而线性增大。当前大多数台式计算机采用 32 位字长，而服务器则要求 64 位，超级计算机或多媒体处理器等速度很快的计算机（如 SONY 公司的游戏机 Play36

下才会出现。因此，进位跳跃加法器仍然需要提高运算速度才能满足高性能计算的需要。图4.2 进位跳跃加法器3) 进位选择加法器进位选择加法器采用资源复制的基本思想，用硬件来换取速度。它将整个加法器分为几个组，每组有两条路径，进位输入为“0”和“1”的两种情况通过两条路径同时计算。一旦该组进位输入信号到来，通过多路选择器选择正确的进位输出与和值。其结构如图 4.3 所示。 由于采用了前瞻的思想，因此进位选择加法器的速度有很大提高。如果整个加法器分为 M 组，则运算延时可由第一组进位延时、M个多路选择器的延时及一个和产生延时相加得到。进位选择加法器虽然具有较快的速度，但由于它采用了资源复制的方法，因此实现代价也成倍增加。一般的进位选择加法器每组具有相同的位数，延迟也与位数成线性关系，称为“线性进位选择加法器”。如果不把每组设置为相同的位数

【参考文献】：
博士论文
[1]高性能DSP关键电路及EDA技术研究[D]. 李振涛.国防科学技术大学 2007



本文编号：2916251