面向非易失性存储器系统的任务调度与数据分配研究
发布时间：2020-12-24 13:46
嵌入式系统上的应用程序通常具有实时性要求。同时,能耗也成为了限制嵌入式系统发展的关键因素之一。与计算处理相比,嵌入式系统中的存储访问消耗了更多的时间和功耗。因此,嵌入式系统急需高性能、低功耗的存储系统及其相关优化技术。近年来,一些新型的非易失性存储器得到了学术界和产业界的广泛关注,成为了解决存储系统性能和功耗问题的最为引人瞩目的新一代存储器件。新型的非易失性存储器其具有诸多优点,如低静态能耗、高集成密度、抗震性好、读取速度快,最重要的是能够在断电情况下保存信息。但是非易失性存储器也有其弊端,如读写速度不平衡、写能耗高、有限的擦写次数等问题。本文主要研究嵌入式系统中非易失性存储器系统的任务调度和数据分配,主要进行如下三个方面的研究工作。1)本文对畴壁存储器系统进行任务调度和数据分配研究。首先,本文提出基于畴壁存储器的便签式存储器的体系结构模型。畴壁存储器具有两种不同类型的单元:微单元和宏单元。微单元畴壁存储器的访问速度快,但其集成密度低。而宏单元畴壁存储器具有非常高的集成密度,但是访问速度不固定。针对由两类畴壁存储器单元构成的便签式存储器,本文提出减少最长移动(LMR)算法,以找到拥有高...
【文章来源】：重庆大学重庆市 211工程院校 985工程院校 教育部直属院校
【文章页数】：107 页
【学位级别】：博士
【部分图文】：
图1.1片上SRAM缓存的泄漏功耗和占用芯片面积趋势（a）泄漏功耗的百分比（b）Cache占用芯片面积的百分比
MTJree domainFixed domicro-cell DWM 器件结构 Schematic of a micro-cell2.1 所示，micro-cell e Domain）、三个晶体别存有方向相反的磁 micro-cell DWM 只能中的磁极与 MTJ 中的读操作通过 MTJ 实现如果需要写“0”，就”，则将左边固定磁畴 MTJ 进行的写操作相
SLG G G GS S S S图2.4 Macro-cell DWM 的布局设计示意图Fig 2.4 The layout of macro-cell DWM in SPM出的macro-cell DWM布局设计方案。图图，其中长方形代表每个 macro-cell D问端口。这些磁带并排放置于上层，由置于底层。每个 macro-cell DWM 拥有的 macro-cell DWM 共享源线（SL）。现较高的集成密度。数据访问情况，本章采用访问指令图数据访问进行进行建模。访问指令图的令图（AIG）是一个有向图 G=<V, E,
本文编号：2935757
【文章来源】：重庆大学重庆市 211工程院校 985工程院校 教育部直属院校
【文章页数】：107 页
【学位级别】：博士
【部分图文】：
图1.1片上SRAM缓存的泄漏功耗和占用芯片面积趋势（a）泄漏功耗的百分比（b）Cache占用芯片面积的百分比
MTJree domainFixed domicro-cell DWM 器件结构 Schematic of a micro-cell2.1 所示，micro-cell e Domain）、三个晶体别存有方向相反的磁 micro-cell DWM 只能中的磁极与 MTJ 中的读操作通过 MTJ 实现如果需要写“0”，就”，则将左边固定磁畴 MTJ 进行的写操作相
SLG G G GS S S S图2.4 Macro-cell DWM 的布局设计示意图Fig 2.4 The layout of macro-cell DWM in SPM出的macro-cell DWM布局设计方案。图图，其中长方形代表每个 macro-cell D问端口。这些磁带并排放置于上层，由置于底层。每个 macro-cell DWM 拥有的 macro-cell DWM 共享源线（SL）。现较高的集成密度。数据访问情况，本章采用访问指令图数据访问进行进行建模。访问指令图的令图（AIG）是一个有向图 G=<V, E,
本文编号：2935757
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2935757.html
