RapidIO高速串行总线的研究与实现
发布时间：2020-12-26 11:11
航空电子的快速发展,给航空电子总线互连技术提出了更高的要求。互连总线RapidIO以其高速高效的特点,满足了新一代航空电子系统发展的高要求,成为本文的研究对象。RapidIO是一种新型高性能、低引脚数、基于报文交换的互连体系结构,是为满足现在和未来高性能嵌入式系统的独特需求而设计的一种开放式互连技术标准,能广泛满足嵌入式系统应用的需求,包括微处理器、网络设备中的存储器映射I/O器件、存储子系统和通用计算机平台的互联。RapidIO的应用使芯片与芯片之间、板与板之间的通信带宽高达1Gbps到60Gbps的传输速率,为嵌入式系统设计提供了高带宽、低延迟的互连解决方法。本文首先深入研究了串行RapidIO技术,并对其三层体系结构——物理层、传输层和逻辑层进行了详细的分析,并且讨论了维护和错误管理的相关问题。接着设计了一套RapidIO互连系统的架构,并分别从硬件层和软件层来设计。硬件层上,选择了将Freescale的MPC8641D处理器和Tundra的Tsi578交换芯片互连组成互连系统;软件层设计上,在嵌入式实时操作系统VxWorks及其相配套的开发工具Tornado2.2的软件环境中,...
【文章来源】：湖南大学湖南省 211工程院校 985工程院校 教育部直属院校
【文章页数】：67 页
【学位级别】：硕士
【部分图文】：
控制符号格式表2.2控制符号字段意义
图 2.5 RapidIO 交换系统示例的系统中，每个交换器件上都有三个设备 ID 各换器件所能连接的最大设备数与该交换器件所具 是双向数据传输协议，每个端口都有互相独立的可以自由配置成 4x 模式端口或者 n（n 可以为 1式表示在链路对间使用 4 个物理通道，即每个端差分数据接收线；1x 模式表示在链路对间使用一差分发送数据线和 1 对差分数据接收线。字段如下图所示：图 2.6 传输层字段格式两种不同大小的设备域：0b00 表示 8 比特，0b01
图 2.5 RapidIO 交换系统示例上图所示的系统中，每个交换器件上都有三个设备 ID 各不相同的相连。交换器件所能连接的最大设备数与该交换器件所具有的端口 RapidIO 是双向数据传输协议，每个端口都有互相独立的差分结构每个端口可以自由配置成 4x 模式端口或者 n（n 可以为 1、2、3、道。4x 模式表示在链路对间使用 4 个物理通道，即每个端口有 4 对线和 4 对差分数据接收线；1x 模式表示在链路对间使用一个物理口有 1 对差分发送数据线和 1 对差分数据接收线。层的包的字段如下图所示：
【参考文献】：
期刊论文
[1]基于Serial RapidIO的高速实时数据采集处理系统[J]. 朱坚,徐光辉,朱利利. 电子质量. 2008(10)
[2]基于串行RapidIO的嵌入式互连研究[J]. 邓豹,赵小冬. 航空计算技术. 2008(03)
[3]RapidIO互连技术研究[J]. 王欣,杨涛,傅丰林. 数字通信世界. 2008(05)
[4]高速总线竞争日趋白热化[J]. 徐俊毅. 电子与电脑. 2007(11)
[5]Windows CE的CAN总线驱动程序设计[J]. 彭少武,宋娟,王立德. 单片机与嵌入式系统应用. 2007(11)
[6]串行RapidIO:高性能嵌入式互连技术[J]. 冯华亮. 今日电子. 2007(09)
[7]几种串行总线互连技术分析[J]. 马春江,牛文生,孙靖国. 航空计算技术. 2007(05)
[8]飞思卡尔高性能MPC8641D处理器推动嵌入式设计迈向更高水准[J]. 半导体技术. 2007(04)
[9]I/O互联技术及体系结构的研究与发展[J]. 李琼,郭御风,刘光明,刘涛. 计算机工程. 2006(12)
[10]新型高性能RapidIO互连技术研究[J]. 尹亚明,李琼,郭御风,刘光明. 计算机工程与科学. 2004(12)
硕士论文
[1]RapidIO高速互联接口的设计研究与应用[D]. 杨卿.电子科技大学 2009
[2]基于可编程芯片的高速串行总线物理层研究[D]. 王成.重庆大学 2008
[3]RapidIO互联技术在下一代无线基站中的应用[D]. 杨涛.西安电子科技大学 2008
[4]RapidIO技术在无线基站中的应用[D]. 聂俊英.西安电子科技大学 2008
[5]基于RAPIDIO架构基站系统的设计仿真分析[D]. 牛彦茹.西安电子科技大学 2008
本文编号：2939582
【文章来源】：湖南大学湖南省 211工程院校 985工程院校 教育部直属院校
【文章页数】：67 页
【学位级别】：硕士
【部分图文】：
控制符号格式表2.2控制符号字段意义
图 2.5 RapidIO 交换系统示例的系统中，每个交换器件上都有三个设备 ID 各换器件所能连接的最大设备数与该交换器件所具 是双向数据传输协议，每个端口都有互相独立的可以自由配置成 4x 模式端口或者 n（n 可以为 1式表示在链路对间使用 4 个物理通道，即每个端差分数据接收线；1x 模式表示在链路对间使用一差分发送数据线和 1 对差分数据接收线。字段如下图所示：图 2.6 传输层字段格式两种不同大小的设备域：0b00 表示 8 比特，0b01
图 2.5 RapidIO 交换系统示例上图所示的系统中，每个交换器件上都有三个设备 ID 各不相同的相连。交换器件所能连接的最大设备数与该交换器件所具有的端口 RapidIO 是双向数据传输协议，每个端口都有互相独立的差分结构每个端口可以自由配置成 4x 模式端口或者 n（n 可以为 1、2、3、道。4x 模式表示在链路对间使用 4 个物理通道，即每个端口有 4 对线和 4 对差分数据接收线；1x 模式表示在链路对间使用一个物理口有 1 对差分发送数据线和 1 对差分数据接收线。层的包的字段如下图所示：
【参考文献】：
期刊论文
[1]基于Serial RapidIO的高速实时数据采集处理系统[J]. 朱坚,徐光辉,朱利利. 电子质量. 2008(10)
[2]基于串行RapidIO的嵌入式互连研究[J]. 邓豹,赵小冬. 航空计算技术. 2008(03)
[3]RapidIO互连技术研究[J]. 王欣,杨涛,傅丰林. 数字通信世界. 2008(05)
[4]高速总线竞争日趋白热化[J]. 徐俊毅. 电子与电脑. 2007(11)
[5]Windows CE的CAN总线驱动程序设计[J]. 彭少武,宋娟,王立德. 单片机与嵌入式系统应用. 2007(11)
[6]串行RapidIO:高性能嵌入式互连技术[J]. 冯华亮. 今日电子. 2007(09)
[7]几种串行总线互连技术分析[J]. 马春江,牛文生,孙靖国. 航空计算技术. 2007(05)
[8]飞思卡尔高性能MPC8641D处理器推动嵌入式设计迈向更高水准[J]. 半导体技术. 2007(04)
[9]I/O互联技术及体系结构的研究与发展[J]. 李琼,郭御风,刘光明,刘涛. 计算机工程. 2006(12)
[10]新型高性能RapidIO互连技术研究[J]. 尹亚明,李琼,郭御风,刘光明. 计算机工程与科学. 2004(12)
硕士论文
[1]RapidIO高速互联接口的设计研究与应用[D]. 杨卿.电子科技大学 2009
[2]基于可编程芯片的高速串行总线物理层研究[D]. 王成.重庆大学 2008
[3]RapidIO互联技术在下一代无线基站中的应用[D]. 杨涛.西安电子科技大学 2008
[4]RapidIO技术在无线基站中的应用[D]. 聂俊英.西安电子科技大学 2008
[5]基于RAPIDIO架构基站系统的设计仿真分析[D]. 牛彦茹.西安电子科技大学 2008
本文编号：2939582
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2939582.html
