大容量存储在示波功率分析仪中的应用
发布时间：2020-12-26 15:04
随着全球能源的消耗日益增加以及对电力效率的关注与日俱增,工程师在电力电子应用系统设计时,必须通过进行严格的测试测量,得到精确的数据来帮助自己达到设计的目标。对于诸如电源控制器件、电池管理系统、逆变器等等这类需要高功率能效的应用,往往还必须要对瞬态的异常信号进行捕获分析。大容量存储示波功率分析仪作为一款结合传统功率计、传统示波器以及记录仪的多通道高精度测量仪器,能够很好的满足工程师们对于此类测试测量的需求。大容量存储一方面意味着可以存储更多的数据,另一方面意味着可以同时对更多通道的数据进行存储。本文基于某示波功率分析仪项目对示波功率分析仪的存储与传输结构进行相关研究。本文针对多个通道、不同采样率模块的存储需求提出一种大容量存储框架。框架采用层次化和模块化的设计思想,AXI4总线作为各个模块之间的互联协议,简化了对数据的存储与传输操作。通过使用XDMA框架将主机端的PCIe协议和FPGA端的AXI协议进行桥接,上位机可以通过PIO模式和DMA模式分别进行寄存器配置和大批量数据的搬移。FPGA板卡中各个逻辑模块之间采用AXI4总线进行互联。既满足了不同系统间的数据传输速率匹配的要求,同时又能...
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：80 页
【学位级别】：硕士
【部分图文】：
寄存器组模块的AXI4-Slave握手信号
第三章大容量存储方案的硬件逻辑设计27在一般存储模式下，控制状态机分为START、Normal_store和Done三个状态。默认状态下控制状态机在START状态，在START状态下计数器的计数值为0，即起始偏移地址为0。当发送开始存储指令的时候，控制状态机开始从START状态跳转进入Normal_strore状态，在Normal_store状态里计数器对输入的数据进行计数，与此同时每4个有效的数据会产生一个相应的地址。当计数的数据值达到设定的存储容量的时候，wr_stop_r标识信号拉高，然后状态机进入Done标识状态。在Done状态下将计数器清零，完成一般存储模式的存储过程，并将完成标志更新到标志寄存器中，然后返回到START状态。本论文实现的一般存储模式最大存储深度可以达到1Gb。片外存储容量单颗DDR3颗粒为1Gb，划分为4个通道，因而限制为最大存储深度为256Mb，即可以最高存储16Mpts。在vivado中进行仿真，设置存储深度为1/4KB，即存储256B的数据。然后读取存入的数据观察仿真后的结果。图3-8一般存储模式配置图3-9读取起始地址图3-10读取的最后一个数据由图3-9可知读取的第一个数据是0x0000_0000存入512B数据，则最后一个
第三章大容量存储方案的硬件逻辑设计27在一般存储模式下，控制状态机分为START、Normal_store和Done三个状态。默认状态下控制状态机在START状态，在START状态下计数器的计数值为0，即起始偏移地址为0。当发送开始存储指令的时候，控制状态机开始从START状态跳转进入Normal_strore状态，在Normal_store状态里计数器对输入的数据进行计数，与此同时每4个有效的数据会产生一个相应的地址。当计数的数据值达到设定的存储容量的时候，wr_stop_r标识信号拉高，然后状态机进入Done标识状态。在Done状态下将计数器清零，完成一般存储模式的存储过程，并将完成标志更新到标志寄存器中，然后返回到START状态。本论文实现的一般存储模式最大存储深度可以达到1Gb。片外存储容量单颗DDR3颗粒为1Gb，划分为4个通道，因而限制为最大存储深度为256Mb，即可以最高存储16Mpts。在vivado中进行仿真，设置存储深度为1/4KB，即存储256B的数据。然后读取存入的数据观察仿真后的结果。图3-8一般存储模式配置图3-9读取起始地址图3-10读取的最后一个数据由图3-9可知读取的第一个数据是0x0000_0000存入512B数据，则最后一个
【参考文献】：
期刊论文
[1]基于AXI4的卫星接收机DDR3多端口存储的设计[J]. 张宇嘉,杨晓非,姚行中. 电子器件. 2016(03)
[2]基于协议控制器的DDR3访存控制器的设计及优化[J]. 陈胜刚,付兴飞,曾思. 微电子学与计算机. 2016(06)
[3]基于FPGA的PCIExpress总线的DMA数据传输设计[J]. 姚明超. 电子技术与软件工程. 2016(04)
[4]是德科技推业界首款触摸屏功率分析仪[J]. 单祥茹. 中国电子商情(基础电子). 2015(04)
[5]基于FPGA的DDR3存储控制的设计与验证[J]. 殷晔,李丽斯,常路,尉晓惠. 计算机测量与控制. 2015(03)
[6]基于PCIE的SG DMA高速数据传输系统[J]. 孙晓晔. 计算机技术与发展. 2013(09)
[7]示波器触发原理和应用[J]. 秦塬淋. 计量与测试技术. 2012(02)
[8]关于下一代加固计算机总线选择的分析[J]. 王龙. 数字技术与应用. 2011(08)
[9]高速、大容量视频数据存储、传输系统设计[J]. 吴萌,刘波. 电子器件. 2009(03)
[10]数字存储示波器中触发电路的FPGA设计与实现[J]. 李世文,潘中良. 中国仪器仪表. 2009(03)
硕士论文
[1]高速功率分析仪的数据采集与处理[D]. 陈树轩.电子科技大学 2019
[2]高速高精度采样数据大容量存储与处理技术[D]. 吴世谱.电子科技大学 2019
[3]高清晰数字示波器的采集与存储模块硬件设计[D]. 李康平.电子科技大学 2018
[4]示波记录仪深存储和双捕获模块的设计与实现[D]. 李力.电子科技大学 2018
[5]示波功率仪底层软件的设计与实现[D]. 郑兴.电子科技大学 2018
[6]基于FPGA的示波记录仪的高速数据处理[D]. 雷洪.电子科技大学 2017
[7]基于FPGA的存储控制器及相关系统设计技术研究[D]. 董星.浙江大学 2017
[8]基于DDR2 SDRAM的任意波形发生模块设计[D]. 张锐敏.电子科技大学 2013
[9]基于DDR2 SDRAM的DSO大容量存储技术的研究[D]. 郑敏.电子科技大学 2011
[10]四通道数字示波器数据采集与存储设计[D]. 滕志超.电子科技大学 2009
本文编号：2939930
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：80 页
【学位级别】：硕士
【部分图文】：
寄存器组模块的AXI4-Slave握手信号
第三章大容量存储方案的硬件逻辑设计27在一般存储模式下，控制状态机分为START、Normal_store和Done三个状态。默认状态下控制状态机在START状态，在START状态下计数器的计数值为0，即起始偏移地址为0。当发送开始存储指令的时候，控制状态机开始从START状态跳转进入Normal_strore状态，在Normal_store状态里计数器对输入的数据进行计数，与此同时每4个有效的数据会产生一个相应的地址。当计数的数据值达到设定的存储容量的时候，wr_stop_r标识信号拉高，然后状态机进入Done标识状态。在Done状态下将计数器清零，完成一般存储模式的存储过程，并将完成标志更新到标志寄存器中，然后返回到START状态。本论文实现的一般存储模式最大存储深度可以达到1Gb。片外存储容量单颗DDR3颗粒为1Gb，划分为4个通道，因而限制为最大存储深度为256Mb，即可以最高存储16Mpts。在vivado中进行仿真，设置存储深度为1/4KB，即存储256B的数据。然后读取存入的数据观察仿真后的结果。图3-8一般存储模式配置图3-9读取起始地址图3-10读取的最后一个数据由图3-9可知读取的第一个数据是0x0000_0000存入512B数据，则最后一个
第三章大容量存储方案的硬件逻辑设计27在一般存储模式下，控制状态机分为START、Normal_store和Done三个状态。默认状态下控制状态机在START状态，在START状态下计数器的计数值为0，即起始偏移地址为0。当发送开始存储指令的时候，控制状态机开始从START状态跳转进入Normal_strore状态，在Normal_store状态里计数器对输入的数据进行计数，与此同时每4个有效的数据会产生一个相应的地址。当计数的数据值达到设定的存储容量的时候，wr_stop_r标识信号拉高，然后状态机进入Done标识状态。在Done状态下将计数器清零，完成一般存储模式的存储过程，并将完成标志更新到标志寄存器中，然后返回到START状态。本论文实现的一般存储模式最大存储深度可以达到1Gb。片外存储容量单颗DDR3颗粒为1Gb，划分为4个通道，因而限制为最大存储深度为256Mb，即可以最高存储16Mpts。在vivado中进行仿真，设置存储深度为1/4KB，即存储256B的数据。然后读取存入的数据观察仿真后的结果。图3-8一般存储模式配置图3-9读取起始地址图3-10读取的最后一个数据由图3-9可知读取的第一个数据是0x0000_0000存入512B数据，则最后一个
【参考文献】：
期刊论文
[1]基于AXI4的卫星接收机DDR3多端口存储的设计[J]. 张宇嘉,杨晓非,姚行中. 电子器件. 2016(03)
[2]基于协议控制器的DDR3访存控制器的设计及优化[J]. 陈胜刚,付兴飞,曾思. 微电子学与计算机. 2016(06)
[3]基于FPGA的PCIExpress总线的DMA数据传输设计[J]. 姚明超. 电子技术与软件工程. 2016(04)
[4]是德科技推业界首款触摸屏功率分析仪[J]. 单祥茹. 中国电子商情(基础电子). 2015(04)
[5]基于FPGA的DDR3存储控制的设计与验证[J]. 殷晔,李丽斯,常路,尉晓惠. 计算机测量与控制. 2015(03)
[6]基于PCIE的SG DMA高速数据传输系统[J]. 孙晓晔. 计算机技术与发展. 2013(09)
[7]示波器触发原理和应用[J]. 秦塬淋. 计量与测试技术. 2012(02)
[8]关于下一代加固计算机总线选择的分析[J]. 王龙. 数字技术与应用. 2011(08)
[9]高速、大容量视频数据存储、传输系统设计[J]. 吴萌,刘波. 电子器件. 2009(03)
[10]数字存储示波器中触发电路的FPGA设计与实现[J]. 李世文,潘中良. 中国仪器仪表. 2009(03)
硕士论文
[1]高速功率分析仪的数据采集与处理[D]. 陈树轩.电子科技大学 2019
[2]高速高精度采样数据大容量存储与处理技术[D]. 吴世谱.电子科技大学 2019
[3]高清晰数字示波器的采集与存储模块硬件设计[D]. 李康平.电子科技大学 2018
[4]示波记录仪深存储和双捕获模块的设计与实现[D]. 李力.电子科技大学 2018
[5]示波功率仪底层软件的设计与实现[D]. 郑兴.电子科技大学 2018
[6]基于FPGA的示波记录仪的高速数据处理[D]. 雷洪.电子科技大学 2017
[7]基于FPGA的存储控制器及相关系统设计技术研究[D]. 董星.浙江大学 2017
[8]基于DDR2 SDRAM的任意波形发生模块设计[D]. 张锐敏.电子科技大学 2013
[9]基于DDR2 SDRAM的DSO大容量存储技术的研究[D]. 郑敏.电子科技大学 2011
[10]四通道数字示波器数据采集与存储设计[D]. 滕志超.电子科技大学 2009
本文编号：2939930
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2939930.html
